第5章电流源与有源负载

5.1 从电阻负载到晶体管负载：一个必然的演进

第4章中，我们分析了共源放大器的基本结构。用电阻 \(R_D\) 作为漏极负载时，电压增益为 \(A_v = -g_m R_D\)。这个表达式看起来简单，却隐藏着一个根本性的矛盾：要提高增益，就得增大 \(R_D\)；但电阻两端压降 \(I_D R_D\) 也随之增大，很快就吃掉了有限的电源电压裕度。

举个具体数字。在0.18μm工艺下，电源电压 \(V_{DD}=1.8\text{V}\)，假设静态电流 \(I_D=100\mu\text{A}\)，想让增益达到40dB（100倍），需要 \(R_D = 100/g_m\)。若 \(g_m=1\text{mS}\)，则 \(R_D=100\text{k}\Omega\)，电阻上的压降高达 \(100\mu\text{A}\times100\text{k}\Omega=10\text{V}\)——这已经远超电源电压。即使退一步，只要求增益20dB，\(R_D=10\text{k}\Omega\)，压降也有1V，留给晶体管和输出摆幅的空间所剩无几。

设计者必须换一条路。如果把电阻换成晶体管呢？晶体管在饱和区呈现的交流阻抗是 \(r_o \approx V_A/I_D\)，其中 \(V_A\) 是厄尔利电压。在0.18μm工艺中，\(V_A\) 典型值为20_{50V，因此 \(r_o\) 可以轻松达到数百kΩ甚至MΩ量级，而晶体管两端的直流压降只需 \(V_{DS,sat}\)（约0.1}0.3V）。同样的增益目标，用晶体管做负载，电压裕度的消耗只有电阻方案的十分之一甚至更少。

这个替换改变了设计思路：从限制电流变为控制电流。而实现这一替换的起点，是一种被称为"电流镜"的基本电路结构。

5.2 电流镜：模拟电路的"复印机"

5.2.1 基本电流镜的工作原理

电流镜的功能可以用一句话概括：把一个支路的电流精确复制到另一个支路。它不需要精确的电压基准，只需要一个参考电流 \(I_{REF}\)，就能在其他支路产生与 \(I_{REF}\) 成比例的电流。

最基本的电流镜由两个匹配的NMOS管组成，如图5-1所示。M1的漏极和栅极短接，形成二极管连接结构，工作必然处于饱和区。M2的栅极与M1的栅极相连，源极共同接地。如果两个晶体管完全匹配（相同的 \(W/L\)、相同的阈值电压、相同的工艺参数），则 \(V_{GS1}=V_{GS2}\)，因此 \(I_{D1}=I_{D2}\)。

图1：放大器电路原理图

写出定量关系。忽略沟道长度调制时：

\[ I_{REF} = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_1 (V_{GS}-V_{TH})^2 \]

\[ I_{OUT} = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)_2 (V_{GS}-V_{TH})^2 \]

两式相除：

\[ \frac{I_{OUT}}{I_{REF}} = \frac{(W/L)_2}{(W/L)_1} \]

这就是电流镜的核心等式：输出电流与参考电流之比，完全由两个晶体管的宽长比决定。通过调整 \(W/L\) 的比例，可以实现电流的缩放。例如，在运放设计中，常用 \(1:1\) 的电流镜给差分对提供尾电流，用 \(1:2\) 或 \(1:4\) 的电流镜给输出级提供更大的偏置电流。

5.2.2 沟道长度调制的影响

上述推导忽略了 \(\lambda\)（沟道长度调制系数）。实际中，M1和M2的漏源电压往往不同，导致 \(I_{OUT}\) 与 \(I_{REF}\) 之间出现偏差。考虑 \(\lambda\) 后：

\[ I_{OUT} = I_{REF}\cdot\frac{(W/L)_2}{(W/L)_1}\cdot\frac{1+\lambda V_{DS2}}{1+\lambda V_{DS1}} \]

如果 \(V_{DS2} \neq V_{DS1}\)，复制精度就会下降。假设 \(\lambda=0.1\text{V}^{-1}\)（对应 \(V_A=10\text{V}\)），\(V_{DS1}=0.6\text{V}\)，\(V_{DS2}=1.2\text{V}\)，则误差为：

\[ \frac{1+0.1\times1.2}{1+0.1\times0.6}-1 = \frac{1.12}{1.06}-1 \approx 5.7\% \]

这个误差在很多应用中不可接受。比如在12位ADC的电流基准中，5.7%的偏差意味着基准电压的误差远超一个LSB。

解决思路有两条。一是增大晶体管长度 \(L\)，因为 \(\lambda \propto 1/L\)，长沟道器件能显著降低沟道长度调制。但长沟道器件占据更大面积，且 \(f_T\) 降低。二是采用共源共栅（Cascode）结构，用额外的晶体管"屏蔽"输出电压变化对电流的影响。

5.2.3 共源共栅电流镜

共源共栅电流镜在基本电流镜的基础上，每个支路增加一个共栅管。以NMOS为例，M1和M2构成基本电流镜，M3串联在M1的漏端，M4串联在M2的漏端。M3和M4的栅极接同一个偏置电压 \(V_B\)。

关键改进在于：M4的源极电压被M2的漏极钳位，而M4的漏极电压（即输出节点电压）的变化大部分被M4吸收。M2的 \(V_{DS}\) 几乎不变，因此 \(I_{OUT}\) 对输出节点电压的敏感度大幅降低。

定量分析输出阻抗。共源共栅结构的输出阻抗近似为：

\[ r_{out} \approx g_{m4} r_{o4} r_{o2} \]

\(g_{m4} r_{o4}\) 是M4的本征增益，典型值为20~100。因此共源共栅电流镜的输出阻抗比基本电流镜提高了一到两个数量级。在0.18μm工艺中，基本电流镜的输出阻抗约为100kΩ，共源共栅结构可以做到10MΩ以上。

代价是什么？电压裕度。共源共栅结构需要额外的 \(V_{DS,sat}\) 压降。基本电流镜只需要 \(V_{DS,sat}\)（约0.2V），共源共栅需要 \(2V_{DS,sat}\)（约0.4V）。在1.8V电源下还能接受，但在0.9V甚至0.6V的先进工艺节点下，这个代价变得昂贵。

5.2.4 电流镜的匹配性能

电流镜的精度还受工艺失配限制。两个相邻晶体管的阈值电压差 \(\Delta V_{TH}\) 与面积平方根成反比：

\[ \sigma(\Delta V_{TH}) = \frac{A_{VT}}{\sqrt{WL}} \]

其中 \(A_{VT}\) 是工艺相关的匹配系数，典型值为 \(3\sim10\text{mV}\cdot\mu\text{m}\)。以0.18μm工艺为例，\(A_{VT}\approx5\text{mV}\cdot\mu\text{m}\)，若 \(W/L=10\mu\text{m}/0.5\mu\text{m}\)，则 \(\sigma(\Delta V_{TH})\approx5/\sqrt{5}\approx2.2\text{mV}\)。假设过驱动电压 \(V_{OV}=V_{GS}-V_{TH}=200\text{mV}\)，则阈值失配引起的电流失配约为：

\[ \frac{\sigma(\Delta I)}{I} \approx \frac{2\sigma(\Delta V_{TH})}{V_{OV}} = \frac{4.4\text{mV}}{200\text{mV}} = 2.2\% \]

这个数值提醒我们：电流镜的精度存在物理上限。要提升匹配，必须增大面积或增大过驱动电压，但两者都有代价。设计者需根据ADC精度要求计算面积与过驱动电压的折中。例如，若ADC需要12位精度（电流失配小于0.024%），在 \(V_{OV}=200\text{mV}\) 时需要的 \(WL\) 面积是 \(2.2\%/0.024\%=91.7\) 倍于当前值，即 \(WL\approx 458\mu\text{m}^2\)。这个面积在0.18μm工艺中约占 \(25\mu\text{m}\times18\mu\text{m}\) 的芯片面积，对成本敏感的产品可能无法接受。

5.3 有源负载：用晶体管实现高增益

5.3.1 为什么需要"有源"负载

共源放大器的增益表达式 \(A_v=-g_m R_D\) 中，\(R_D\) 越大增益越高。但电阻负载受限于电压裕度。如果用工作在饱和区的PMOS管代替 \(R_D\)，情况就不同了。

PMOS负载的交流阻抗是 \(r_{oP}\)，而直流压降只需 \(V_{SD,sat}\)。在0.18μm工艺中，\(r_{oP}\) 可达200_{500kΩ，而 \(V_{SD,sat}\) 仅约0.2V。相比之下，同样阻抗的电阻需要200}500kΩ，压降为 \(I_D R_D\)，若 \(I_D=100\mu\text{A}\)，则压降高达20~50V——完全不可行。

这就是"有源负载"的含义：晶体管既提供直流偏置路径，又提供高交流阻抗。它把"电阻"的功能和"电流源"的功能合二为一。

5.3.2 电流源负载的共源放大器

用PMOS电流源代替电阻负载后，共源放大器的增益变为：

\[ A_v = -g_{mN}(r_{oN}\parallel r_{oP}) \]

其中 \(r_{oN}\) 是NMOS输入管的输出阻抗，\(r_{oP}\) 是PMOS负载的输出阻抗。在0.18μm工艺中，\(g_{mN}\approx1\text{mS}\)，\(r_{oN}\approx100\text{k}\Omega\)，\(r_{oP}\approx100\text{k}\Omega\)，则：

\[ A_v = 1\text{mS}\times(100\text{k}\Omega\parallel100\text{k}\Omega) = 50 \]

即约34dB。相比电阻负载的典型增益10~20dB，提升了近一个数量级。

更重要的是，这个增益不消耗额外的电压裕度。PMOS负载的漏极电压只需高于 \(V_{DD}-|V_{SD,sat}|\) 即可保持饱和。输出摆幅为：

\[ V_{out,max} = V_{DD}-|V_{SD,sat,P}| \]

\[ V_{out,min} = V_{DS,sat,N} \]

在1.8V电源下，如果 \(V_{SD,sat,P}=V_{DS,sat,N}=0.2\text{V}\)，输出摆幅为1.4V，占电源电压的78%。而电阻负载方案中，如果电阻压降为0.8V，输出摆幅只剩0.8V。

5.3.3 有源负载的偏置问题

有源负载引入了一个新问题：如何确定输出节点的直流工作点？电阻负载的直流工作点由 \(V_{DD}-I_D R_D\) 唯一确定，而有源负载的电流由PMOS的栅极电压决定，输入管的电流由NMOS的栅极电压决定。如果两者不匹配，输出节点会漂移到电源轨或地。

解决思路是引入负反馈。最常用的方法是二极管连接的负载——将PMOS的栅极和漏极短接，使其工作在二极管连接状态。此时PMOS表现为一个低压降的"二极管"，其交流阻抗为 \(1/g_{mP}\)，直流压降由 \(I_D\) 和 \(W/L\) 决定。

二极管连接负载的共源放大器增益为：

\[ A_v = -\frac{g_{mN}}{g_{mP}} = -\sqrt{\frac{(W/L)_N}{(W/L)_P}} \]

这个表达式揭示了一个重要事实：增益由晶体管的宽长比决定，与工艺参数和温度无关（在一阶近似下）。这既是优点也是局限——增益精确但不高。要获得高增益，需要 \(g_{mN} \gg g_{mP}\)，即NMOS的宽长比远大于PMOS。但 \(W/L\) 比值受面积限制，实际增益通常在10~30之间。

二极管连接负载的另一个问题是输出摆幅受限。由于PMOS的 \(V_{SG}\) 等于 \(V_{SD}\)，输出节点电压被钳位在 \(V_{DD}-|V_{THP}|-V_{OVP}\) 附近，摆幅较小。

5.3.4 三种负载方案的对比

把电阻负载、电流源负载、二极管连接负载放在一起比较，可以看得更清楚：

负载类型	增益表达式	典型增益（0.18μm）	输出摆幅	偏置确定性
电阻 \(R_D\)	\(g_m R_D\)	10~20倍	中等	好
PMOS电流源	\(g_m(r_{oN}\parallel r_{oP})\)	30~60倍	大	差，需共模反馈
二极管连接PMOS	\(g_{mN}/g_{mP}\)	10~30倍	小	好

电流源负载的增益最高、摆幅最大，但直流工作点不稳定。二极管连接负载的增益较低、摆幅小，但工作点确定。设计者需要根据具体应用选择。在单端输出放大器中，通常用二极管连接负载做第一级，用电流源负载做第二级，两者互补。

5.4 电流源的实际电路实现

5.4.1 基本电流源与共源共栅电流源

电流源在模拟电路中的角色，类似于电压源在数字电路中的角色——提供稳定的偏置。但电流源的实现比电压源更灵活，因为晶体管天然是"压控电流源"。

最基本的电流源就是前面讨论的电流镜。但在实际电路中，我们经常需要"更好"的电流源：更高的输出阻抗、更低的电压裕度要求、更好的温度稳定性。

共源共栅电流源是提升输出阻抗的标准方案。前面已经推导了其输出阻抗 \(r_{out}\approx g_{m4}r_{o4}r_{o2}\)。但共源共栅结构需要额外的偏置电压 \(V_B\)，这个偏置电压的精度直接影响电流源的性能。如果 \(V_B\) 偏高，M4可能进入线性区；如果偏低，M2可能退出饱和。

一种常用的偏置方案是"宽摆幅共源共栅"（Wide-Swing Cascode），通过额外的电流镜支路产生最优的 \(V_B\)，使得M2和M4都恰好工作在饱和区边缘。这个方案的优点是电压裕度最小，缺点是电路更复杂。

5.4.2 低压电流源：自偏置共源共栅

在先进工艺节点下，电源电压持续降低，传统共源共栅结构的电压裕度问题日益突出。以28nm工艺为例，\(V_{DD}=0.9\text{V}\)，\(V_{TH}\approx0.3\text{V}\)，\(V_{DS,sat}\approx0.15\text{V}\)。传统共源共栅需要 \(2V_{DS,sat}=0.3\text{V}\) 的裕度，加上 \(V_{TH}\) 的余量，留给输出摆幅的空间非常有限。

自偏置共源共栅（Self-Biased Cascode）通过电阻或晶体管产生偏置电压，省去了额外的偏置支路。其核心思想是利用一个电阻上的压降来产生 \(V_{GS}\) 与 \(V_{DS,sat}\) 之间的差值，从而在单个支路内实现共源共栅偏置。

具体电路如下：M1和M2构成共源共栅对，M1的栅极接输入偏置，M2的栅极通过电阻 \(R_B\) 连接到M1的漏极。\(R_B\) 上的电流 \(I_{REF}\) 产生压降 \(I_{REF}R_B\)，这个压降恰好等于M2所需的过驱动电压，使得M2的 \(V_{DS}\) 恰好等于 \(V_{DS,sat}\)。

这个方案的优点是无需额外偏置支路，电压裕度最小；缺点是 \(R_B\) 的绝对值精度不高，导致偏置点对工艺和温度敏感。

5.4.3 电流源的噪声与匹配

电流源的噪声直接影响放大器的噪声性能。MOS管的噪声主要包括热噪声和闪烁噪声。热噪声电流谱密度为：

\[ \overline{i_n^2} = 4kT\gamma g_m \]

其中 \(\gamma\) 是噪声系数，长沟道器件约 \(2/3\)，短沟道器件可达 \(2\sim3\)。闪烁噪声电流谱密度为：

\[ \overline{i_n^2} = \frac{K_f g_m^2}{WLC_{ox}f} \]

\(K_f\) 是工艺相关的闪烁噪声系数。从这两个表达式可以看出：增大 \(g_m\) 会增大热噪声，增大面积 \(WL\) 会降低闪烁噪声。设计低噪声电流源时，需要在这两个因素之间权衡。

匹配性能方面，电流镜的失配来源包括阈值电压失配、\(\beta\)（跨导系数）失配和几何失配。阈值电压失配与面积平方根成反比，\(\beta\) 失配与尺寸相对误差成正比。版图设计中常用的匹配技术包括：共质心布局、虚拟器件（Dummy）、叉指结构等。这些内容将在第16章详细讨论。

5.5 有源负载的进阶拓扑

5.5.1 推挽式有源负载

前面讨论的电流源负载共源放大器，输出节点只有一个方向的电流驱动能力。以NMOS输入、PMOS负载为例，输出节点被PMOS上拉、NMOS下拉。但PMOS的 \(g_m\) 通常比NMOS小（因为空穴迁移率低），导致上拉能力弱于下拉能力。

推挽式结构用互补的NMOS和PMOS对同时驱动输出节点。在共源放大器中，输入管和负载管同时响应输入信号，形成"推"和"挽"两个方向的电流变化。这种结构在保持高增益的同时，提升了输出级的驱动能力。

推挽式的增益表达式仍然是 \(A_v = -g_{mN}(r_{oN}\parallel r_{oP})\)，但两个管的 \(g_m\) 都对增益有贡献。如果输入信号同时驱动NMOS和PMOS的栅极（例如通过反相器），则增益变为 \(-(g_{mN}+g_{mP})(r_{oN}\parallel r_{oP})\)，比单端驱动提升了约40%（假设 \(g_{mN}=g_{mP}\)）。

5.5.2 增益增强技术

共源共栅结构将输出阻抗提升到 \(g_m r_o^2\) 量级，但增益仍受限于 \(g_m r_o\) 的乘积。有没有办法突破这个限制？

增益增强（Gain Boosting）技术的思路是：用额外的放大器感知共源共栅管源极和漏极的电压差，通过负反馈将其钳位到接近零，从而"虚拟"地消除沟道长度调制效应。

具体来说，在共源共栅结构中，在共栅管M2的栅极和源极之间接入一个辅助放大器 \(A_{aux}\)。这个放大器感知M2源极电压的变化，调整M2的栅极电压，使得M2的 \(V_{DS}\) 几乎不变。此时输出阻抗变为：

\[ r_{out} \approx A_{aux} \cdot g_{m2} r_{o2} r_{o1} \]

如果 \(A_{aux}=100\)，则输出阻抗比普通共源共栅提高了100倍。增益增强技术可以在不增加电压裕度的前提下，将放大器增益提升到 \(g_m r_o\) 的 \(A_{aux}\) 倍。

代价是额外的功耗和面积（辅助放大器），以及可能引入的稳定性问题。辅助放大器本身需要偏置、需要补偿，如果设计不当，可能引入额外的极点，影响主放大器的频率响应。

5.5.3 有源负载的线性度考量

有源负载的 \(I\)-\(V\) 特性并非理想直线。在饱和区，\(I_D = \frac{1}{2}\mu C_{ox}(W/L)(V_{GS}-V_{TH})^2(1+\lambda V_{DS})\)，\(I_D\) 对 \(V_{DS}\) 的依赖引入了非线性。

在大信号摆幅下，有源负载的非线性会导致谐波失真。以电流源负载共源放大器为例，当输出电压摆到接近 \(V_{DD}-|V_{SD,sat}|\) 时，PMOS负载可能进入线性区，输出阻抗急剧下降，增益骤减。这种"增益压缩"现象在射频功率放大器中尤其明显。

改善线性度的方法包括：增大过驱动电压（提高 \(V_{DS,sat}\)，使晶体管更远离线性区）、采用 cascode 结构（屏蔽输出电压变化）、以及使用负反馈（降低增益对器件参数的敏感度）。

5.6 设计实例：一个有源负载的共源放大器

5.6.1 设计规格与工艺选择

设计目标：在0.18μm CMOS工艺中，设计一个有源负载的共源放大器，满足以下指标：

电压增益：\(\geq 40\text{dB}\)（100倍）
电源电压：\(V_{DD}=1.8\text{V}\)
功耗：\(\leq 100\mu\text{W}\)
输出摆幅：\(\geq 1.0\text{V}_{pp}\)
负载电容：\(C_L=1\text{pF}\)

工艺参数：\(\mu_n C_{ox}=200\mu\text{A}/\text{V}^2\)，\(\mu_p C_{ox}=80\mu\text{A}/\text{V}^2\)，\(V_{THN}=0.5\text{V}\)，\(V_{THP}=-0.5\text{V}\)，\(V_A=20\text{V}/\mu\text{m}\)（即 \(r_o=V_A L / I_D\)）。

5.6.2 电路选择与初步计算

单级共源放大器要达到40dB增益，需要 \(g_m(r_{oN}\parallel r_{oP})=100\)。假设NMOS和PMOS的 \(r_o\) 相等，则每个 \(r_o\) 需要满足：

\[ g_m \cdot \frac{r_o}{2} = 100 \Rightarrow g_m r_o = 200 \]

\(g_m r_o\) 是晶体管的本征增益。在0.18μm工艺中，长沟道NMOS的本征增益可达50_{100，PMOS为30}60。\(g_m r_o=200\) 对单管来说过于苛刻，需要采用共源共栅结构。

采用共源共栅输入管 + 共源共栅负载管的结构。此时增益为：

\[ A_v = g_{m1}\cdot[(g_{m2}r_{o2}r_{o1})\parallel(g_{m4}r_{o4}r_{o3})] \]

假设每个管子的 \(g_m r_o=50\)，则共源共栅的输出阻抗约为 \(50\times50\times r_o\) 量级。取 \(I_D=50\mu\text{A}\)，\(L=1\mu\text{m}\)，则 \(r_o=V_A L/I_D=20\text{V}\cdot\mu\text{m}\times1\mu\text{m}/50\mu\text{A}=400\text{k}\Omega\)。共源共栅输出阻抗约 \(50\times400\text{k}\Omega=20\text{M}\Omega\)。两个共源共栅并联后约10MΩ。输入管 \(g_{m1}=\sqrt{2\mu_n C_{ox}(W/L)I_D}\)，取 \(W/L=50\)，则 \(g_{m1}=\sqrt{2\times200\times50\times50}\mu\text{S}=1\text{mS}\)。

增益为 \(1\text{mS}\times10\text{M}\Omega=10000\)，远超40dB。这说明设计有充足的余量，可以适当降低功耗或缩小器件尺寸。

5.6.3 偏置电路设计

偏置电路采用电流镜结构。参考电流 \(I_{REF}=50\mu\text{A}\)，通过一个二极管连接的NMOS产生偏置电压，再镜像到主放大器的输入管和负载管。

共源共栅管的偏置电压需要精确设置。宽摆幅共源共栅偏置电路如图5-2所示。M5和M6构成参考支路，M7和M8构成偏置支路。通过调整 \(W/L\) 的比例，使 \(V_{B1}\) 和 \(V_{B2}\) 恰好让主放大器的共源共栅管工作在饱和区边缘。

图2：建立运放电路原理图

5.6.4 仿真验证

在Cadence ADE环境中进行仿真验证。直流工作点分析确认所有晶体管工作在饱和区。交流小信号分析显示低频增益为46dB，满足40dB的指标。带宽由输出节点的主极点决定：

\[ f_{-3dB} = \frac{1}{2\pi r_{out} C_L} = \frac{1}{2\pi\times10\text{M}\Omega\times1\text{pF}} \approx 16\text{kHz} \]

这个带宽对于通用放大器偏低，但对于某些低频应用（如传感器接口）是足够的。如果需要更高带宽，可以降低输出阻抗（牺牲增益）或减小负载电容。

瞬态仿真验证大信号行为。输入1kHz、100mVpp的正弦波，输出波形显示增益约200倍（46dB），无明显失真。输出摆幅约为1.2Vpp，满足1.0Vpp的指标。

图3：反相放大器的仿真结果（Vout电压值）

5.7 电流源与有源负载的工程实践

5.7.1 版图设计要点

电流镜的匹配性能高度依赖版图布局。两个镜像管的 \(V_{TH}\) 和 \(\beta\) 失配，一部分来自工艺梯度（如掺杂浓度梯度、氧化层厚度梯度），一部分来自边缘效应（如浅槽隔离应力）。

共质心布局是解决梯度失配的标准方法。将两个晶体管拆分为多个叉指，交叉排列，使每个管子的质心重合。以 \(1:1\) 电流镜为例，将M1和M2各拆为4个叉指，按M1-M2-M2-M1-M1-M2-M2-M1的顺序排列。这样，工艺梯度对两个管子的影响被平均化，失配大幅降低。

虚拟器件（Dummy）用于消除边缘效应。在叉指阵列的两端各放置一个不参与工作的虚拟晶体管，使所有有效叉指的环境一致。虚拟器件的栅极和源极短接，不消耗额外功耗。

5.7.2 温度与工艺角的影响

电流镜的复制精度随温度变化。\(\mu\) 和 \(V_{TH}\) 都随温度变化，但两者的变化方向相反：\(\mu\) 随温度升高而降低，\(V_{TH}\) 随温度升高而降低（绝对值）。在 \(V_{GS}\) 固定的情况下，\(I_D\) 的温度系数取决于 \(\mu\) 和 \((V_{GS}-V_{TH})^2\) 的竞争。

如果 \(V_{GS}\) 远大于 \(V_{TH}\)（过驱动电压大），则 \(\mu\) 的变化占主导，\(I_D\) 随温度升高而降低。如果 \(V_{GS}\) 接近 \(V_{TH}\)（过驱动电压小），则 \(V_{TH}\) 的变化占主导，\(I_D\) 随温度升高而升高。存在一个"零温度系数"点，此时 \(I_D\) 对温度不敏感。设计者可以利用这个特性来设计温度稳定的电流源。

工艺角的变化同样影响电流镜精度。在TT（Typical-Typical）角下设计的电流镜，在SS（Slow-Slow）角下 \(V_{TH}\) 偏高、\(\mu\) 偏低，电流可能下降20~30%。在FF（Fast-Fast）角下则相反。对于需要精确电流比的应用（如ADC的基准电流），建议使用与工艺无关的偏置电路，如带隙基准（第9章讨论）。

5.7.3 从单级到多级：有源负载在运放中的角色

有源负载的价值在单级放大器中已经显现，但在多级运放中更为关键。以经典的两级运放为例：第一级是差分对 + 有源负载，将差分信号转换为单端信号并提供第一级增益；第二级是共源放大器 + 电流源负载，提供主要的电压增益。

第一级的有源负载通常采用电流镜结构。差分对的尾电流 \(I_{SS}\) 由电流镜提供，差分对的两个输出端分别接电流镜的输入和输出。这样，差分信号在电流镜的输出端叠加，实现差分到单端的转换。这个结构的增益为：

\[ A_{v1} = g_{m1}(r_{o1}\parallel r_{o3}) \]

其中 \(g_{m1}\) 是差分对管的跨导，\(r_{o1}\) 和 \(r_{o3}\) 分别是差分对管和电流镜负载管的输出阻抗。

第二级的增益为：

\[ A_{v2} = g_{m6}(r_{o6}\parallel r_{o7}) \]

两级总增益为 \(A_v = A_{v1}\times A_{v2}\)。在0.18μm工艺中，两级运放的总增益可以轻松超过80dB。

图4：两级运放电路

5.8 本章小结

电流源和有源负载是模拟集成电路设计的基石。本章的核心内容可以概括为以下几点：

第一，电流镜通过晶体管的匹配特性实现电流的精确复制。其精度受沟道长度调制和工艺失配限制，共源共栅结构可以显著提升输出阻抗，但代价是电压裕度。

第二，有源负载用晶体管替代电阻，在几乎不消耗电压裕度的前提下提供高交流阻抗。电流源负载的增益为 \(g_m(r_{oN}\parallel r_{oP})\)，比电阻负载高一个数量级。

第三，有源负载的直流工作点不稳定，需要借助负反馈（如二极管连接）或共模反馈来稳定。设计者必须在增益、摆幅和偏置确定性之间权衡。

第四，电流源的设计需要关注输出阻抗、电压裕度、噪声和匹配。低压工艺下，自偏置共源共栅和宽摆幅共源共栅是常用的解决方案。

第五，版图设计对电流镜的匹配至关重要。共质心布局和虚拟器件是标准做法。

电阻负载的增益天花板由电源电压和静态电流共同决定，无法通过增大电阻来突破。晶体管负载改变了这一局面：它用 \(r_o\) 代替 \(R_D\)，在同样的电压裕度下提供高一个数量级的阻抗。这种转变使运放增益可达100dB以上，ADC精度可达16位以上，射频前端可在1V以下电源工作。

下一章将组合电流源和有源负载构建差分放大器，以解决共模干扰和偏置漂移。