第6章差分放大器

6.1.1 为什么需要差分结构

上一章末尾我们提到，电流源与有源负载的组合为高增益放大提供了可能。但还有一个问题悬而未决：如何在一个充满干扰的环境中准确放大一个微弱的电压信号？

设想一个传感器输出的信号幅度仅为1mV，而环境中的共模噪声（比如50Hz工频干扰）高达100mV。如果采用单端放大，输入信号和噪声叠加在一起，经过放大后噪声同样被放大，信噪比没有改善。更糟糕的是，电源电压的波动、温度漂移、衬底耦合噪声都会直接叠加到信号路径上，这些干扰在单端结构中无法与有用信号区分。

差分放大器通过两个输入端之差来响应信号，从而抑制共模干扰。它有两个输入端，放大的是两个输入端之间的差值，而不是各自对地的电压。共模干扰同时出现在两个输入端上，在差值运算中被抵消。真正的差分放大器仅响应施加在两个输入端口电压的差值。

这个概念并不新鲜。早在1941年，Alan Blumlein就申请了差分放大器的专利。但直到集成电路工艺成熟后，差分结构才真正成为模拟设计的基石。原因很简单：分立元件搭建的差分对，两个晶体管的匹配精度受限于元件容差，很难做到理想；而在同一块芯片上，相邻晶体管之间的匹配可以达到0.1%甚至更好。集成电路为差分结构提供了天然的土壤。

6.1.2 基本差分对：结构与小信号分析

6.1.3 电路结构

最基本的MOSFET差分对如图6.1所示。两个匹配的NMOS管\(M_1\)和\(M_2\)的源极连在一起，共同接到尾电流源\(I_{SS}\)上。漏极通过电阻\(R_D\)接电源\(V_{DD}\)。两个输入信号\(V_{in1}\)和\(V_{in2}\)分别加到\(M_1\)和\(M_2\)的栅极，输出可以从单端取出（\(V_{out1}\)或\(V_{out2}\)），也可以取两端的差值（\(V_{out1} - V_{out2}\)）。

图1：两级全差分共源共栅运算放大器电路结构

尾电流源\(I_{SS}\)是整个电路的关键。它决定了\(M_1\)和\(M_2\)的静态工作点，更重要的是，它强制两个晶体管的源极电流之和恒定。当输入差分电压变化时，电流在\(M_1\)和\(M_2\)之间重新分配，但总和不变。

6.1.4 大信号特性：电流分配与线性范围

先看大信号行为。假设两个晶体管都工作在饱和区，忽略沟道长度调制效应，根据MOS管的平方律模型：

\[ I_{D1} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS1} - V_{TH})^2 \]

\[ I_{D2} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS2} - V_{TH})^2 \]

且\(I_{D1} + I_{D2} = I_{SS}\)。定义输入差分电压\(V_{id} = V_{in1} - V_{in2}\)，经过推导可以得到：

\[ I_{D1} = \frac{I_{SS}}{2} + \frac{I_{SS}}{2}\frac{V_{id}}{\sqrt{\frac{4I_{SS}}{\mu_n C_{ox}(W/L)} - V_{id}^2}} \cdot \frac{1}{\sqrt{\frac{4I_{SS}}{\mu_n C_{ox}(W/L)}}} \]

这个表达式看起来复杂，但它的行为很直观。当\(V_{id} = 0\)时，\(I_{D1} = I_{D2} = I_{SS}/2\)，两个管子平分尾电流。当\(V_{id}\)增大时，\(I_{D1}\)增加，\(I_{D2}\)减小。当\(V_{id}\)达到某个临界值时，\(M_2\)完全截止，所有电流都流过\(M_1\)。这个临界值称为转换电压（switching voltage），其值为：

\[ V_{id,sw} = \sqrt{\frac{2I_{SS}}{\mu_n C_{ox}(W/L)}} = \sqrt{2} \cdot V_{ov} \]

其中\(V_{ov}\)是过驱动电压。对于BJT差分对，对应的转换电压约为\(2V_T \approx 52.6\text{mV}\)（室温下），即电流分布从\(0.9I_Q/0.1I_Q\)变化到\(0.1I_Q/0.9I_Q\)所需的差分电压变化。

在转换点附近，电流-电压关系呈现明显的非线性。发射极耦合对的线性输入范围典型为\(V_T\)的2～3倍，即约52～78mV。MOS管的线性范围则取决于过驱动电压，通常设计在100mV到300mV之间。

6.1.5 小信号分析：差分增益与共模增益

在小信号条件下，差分对的工作可以分解为两种模式：差分模式和共模模式。这是分析差分电路的基本方法，建议读者熟练掌握。

差分模式。 在输入端施加大小相等、方向相反的信号\(V_{id}/2\)和\(-V_{id}/2\)。由于电路对称，源极节点在差分激励下保持电位不变，相当于交流地。因此\(M_1\)和\(M_2\)的源极可以看作接地，每个管子构成一个共源放大器。单端输出电压为：

\[ V_{out1} = -g_m R_D \cdot \frac{V_{id}}{2} \]

差分输出电压为：

\[ V_{out,d} = V_{out1} - V_{out2} = -g_m R_D V_{id} \]

因此差分电压增益为：

\[ A_d = \frac{V_{out,d}}{V_{id}} = -g_m R_D \]

共模模式。 在输入端施加相同的信号\(V_{icm}\)。此时两个晶体管的源极电压会跟随输入变化，尾电流源的有限输出阻抗\(R_{SS}\)不再是小信号地。共模增益为：

\[ A_{cm} = \frac{V_{out,d}}{V_{icm}} = -\frac{R_D}{2R_{SS}} \]

注意这里取的是差分输出。如果从单端输出看，共模增益约为\(-g_m R_D / (1 + 2g_m R_{SS})\)，数值更小。

共模抑制比。 定义共模抑制比（CMRR）为差分增益与共模增益之比：

\[ \text{CMRR} = \frac{|A_d|}{|A_{cm}|} = 2g_m R_{SS} \]

这个表达式揭示了两个重要信息。第一，CMRR与尾电流源的输出阻抗成正比。理想电流源\(R_{SS} \to \infty\)时，CMRR趋于无穷大，共模信号被完全抑制。第二，CMRR与\(g_m\)成正比，因此增大晶体管的跨导有助于提高共模抑制能力。

实际设计中，\(R_{SS}\)由尾电流源的输出阻抗决定。采用共源共栅电流源可以将\(R_{SS}\)提升到\(g_m r_o^2\)的量级，从而使CMRR达到80dB以上。这也是为什么高性能运放的尾电流源几乎都用共源共栅结构。

6.1.6 半电路分析法

上面的推导用到了电路的对称性。更系统的方法是半电路分析：对于完全对称的电路，差分模式下的行为可以用"半边电路"来等效——把对称轴上的节点（源极）视为交流地，只分析一半电路。共模模式下，对称轴上的节点电流为零，可以将其断开，得到另一个半边电路。

半电路分析的价值在于把二阶问题化为一阶问题。设计者只需要分析一个共源放大器，就能完全掌握差分对的差分特性。对于更复杂的差分结构（如折叠共源共栅、全差分运放），这个方法同样适用。

6.1.7 有源负载差分对

6.1.8 从电阻负载到有源负载

电阻负载差分对的增益为\(A_d = g_m R_D\)。要提高增益，可以增大\(R_D\)或增大\(g_m\)。但\(R_D\)增大会消耗更多的电压裕度——电阻两端的直流压降\(I_{SS} R_D / 2\)随之增大，限制了输出摆幅。在1.8V电源电压下，这个矛盾尤为突出。

上一章讨论的电流源负载在这里派上了用场。用PMOS电流源代替\(R_D\)，负载阻抗变为PMOS的输出电阻\(r_{o,P}\)，通常在几十千欧到几百千欧的量级。差分增益变为：

\[ A_d = g_{m,N} (r_{o,N} \| r_{o,P}) \]

在0.18μm工艺中，\(g_m\)典型值为1～3mS，\(r_o\)典型值为20～50kΩ，单级增益可达40～60dB。采用有源负载而不是分立电阻可以保证得到较大的RC，从而可以得到较大的\(A_d\)。

6.1.9 电流镜负载与单端输出

实际运放通常需要单端输出，以便与后续电路（如共源极输出级）接口。将差分输出转换为单端输出的常用方法是用电流镜作为有源负载，如图6.2所示。

图2：两级差分输入单端输出运算放大器结构框图

\(M_3\)和\(M_4\)构成电流镜，\(M_1\)和\(M_2\)构成输入差分对。当差分信号输入时，\(M_1\)的电流变化\(\Delta I\)通过电流镜复制到输出支路，\(M_2\)的电流变化\(-\Delta I\)直接在输出节点叠加。输出电流为\(2\Delta I\)，实现了差分电流到单端电流的转换。

输出阻抗为\(r_{o2} \| r_{o4}\)，因此电压增益为：

\[ A_d = g_{m1} (r_{o2} \| r_{o4}) \]

与电阻负载相比，电流镜负载有两个优势。第一，增益更高，因为\(r_o\)远大于\(R_D\)。第二，电流镜将差分信号"折叠"到单端，不需要额外的电平转换电路。

但电流镜负载也有代价。电流镜的匹配误差会引入系统失调，这在下一节会详细讨论。此外，电流镜的镜像精度受限于沟道长度调制效应，需要保证\(M_3\)和\(M_4\)的漏极电压接近。

6.1.10 共模输入范围

差分对的共模输入范围（ICMR）定义为其正常工作时允许的输入共模电压范围。对于NMOS输入差分对，下限受限于尾电流源的最小工作电压，上限受限于输入管进入线性区的临界点。

假设电源电压\(V_{DD} = 1.8V\)，尾电流源的最小压降为\(V_{ov,cs} = 0.2V\)，输入管的过驱动电压\(V_{ov,in} = 0.15V\)，阈值电压\(V_{TH,N} = 0.5V\)。则：

\[ V_{icm,min} = V_{ov,cs} + V_{GS,in} = 0.2 + 0.65 = 0.85V \]

\[ V_{icm,max} = V_{DD} - V_{ov,load} + V_{TH,N} = 1.8 - 0.2 + 0.5 = 2.1V \]

实际上\(V_{icm,max}\)还受限于\(M_1\)的漏极电压，需要保证\(M_1\)工作在饱和区。在低电源电压下，共模输入范围往往成为设计瓶颈。轨至轨输入运放通过并联NMOS和PMOS差分对来扩展ICMR，但代价是电路复杂度增加。

6.1.11 失调电压

6.1.12 系统失调与随机失调

理想差分对在零输入时输出为零。实际电路并非如此。由于工艺偏差，两个"匹配"的晶体管在阈值电压、尺寸、迁移率等方面存在差异，导致零输入时输出不为零。将输出失调折算到输入端，得到输入失调电压\(V_{OS}\)。

失调分为两类。系统失调源于电路结构的不对称，例如电流镜负载的镜像误差。随机失调源于工艺波动，包括阈值电压失配、几何尺寸失配等。Pelgrom模型给出了阈值电压失配的统计规律：

\[ \sigma(\Delta V_{TH}) = \frac{A_{VT}}{\sqrt{WL}} \]

其中\(A_{VT}\)是工艺相关的失配系数，典型值为1～10 mV·μm。对于\(W/L = 10\mu m/0.5\mu m\)的器件，\(\sigma(\Delta V_{TH})\)约为1～3mV。增大器件面积可以减小失配，但代价是寄生电容增大，带宽降低。

6.1.13 失调对电路性能的影响

失调电压直接影响精密电路的精度。以12位ADC为例，若参考电压为4.096V，则1 LSB约为1mV。如果比较器的失调电压超过1mV，ADC的精度就会劣化。这就是为什么高精度比较器需要采用失调消除技术。

失调还会在输出端产生直流偏移，限制可用的输出摆幅。在直流耦合的多级放大器中，前级失调会被后级放大，可能导致输出饱和。设计者必须仔细评估每级的失调贡献，必要时加入失调消除电路。

6.1.14 失调消除技术

常用的失调消除技术有三种：斩波稳定、自动调零和修调。

斩波稳定将信号调制到高频，放大后再解调回基带，失调电压只经过一次调制，不会出现在输出端。这种方法的优点是连续时间工作，没有采样噪声；缺点是开关噪声和残余纹波。

自动调零在采样阶段将失调存储在电容上，在放大阶段用存储的失调抵消实际失调。这种方法简单有效，但引入了采样噪声和混叠效应。

修调是在生产测试阶段对失调进行测量，然后通过激光修调或熔丝编程来校正。这种方法精度高，但增加了测试成本。

6.1.15 噪声分析

6.1.16 差分对的噪声源

差分对的噪声源包括输入管的热噪声和闪烁噪声、负载管的热噪声和闪烁噪声、尾电流源的噪声。其中尾电流源的噪声以共模形式出现，在理想差分输出中被抑制，但单端输出时仍有贡献。

输入参考噪声电压可以用下式估算：

\[ \overline{V_{n,in}^2} = 2 \left( \overline{V_{n,M1}^2} + \overline{V_{n,M3}^2} \cdot \frac{g_{m3}^2}{g_{m1}^2} \right) \]

其中\(V_{n,M1}\)是输入管\(M_1\)的噪声，\(V_{n,M3}\)是负载管\(M_3\)的噪声。由于第二级噪声要除以第一级增益才能折算到输入端，因此基本可以忽略，所以输入等效噪声为第一级噪声的贡献。

图3：输入等效噪声的计算

热噪声电压谱密度为：

\[ \overline{V_{n,th}^2} = 4kT\gamma g_m \]

闪烁噪声电压谱密度为：

\[ \overline{V_{n,1/f}^2} = \frac{K_f}{WLC_{ox}f} \]

6.1.17 噪声与功耗的权衡

从噪声表达式可以看出，降低噪声需要增大\(g_m\)，即增大偏置电流或宽长比。但增大电流意味着功耗增加，增大面积意味着成本增加。在低噪声设计中，设计者必须在噪声、功耗和面积之间寻找平衡点。

一个实用的设计准则是：输入管的\(g_m\)决定了热噪声底，输入管的面积决定了\(1/f\)噪声转角频率。如果应用对低频噪声敏感（如音频、生物电信号），应优先增大面积；如果应用对宽带噪声敏感（如射频前端），应优先增大\(g_m\)。

6.1.18 差分放大器的频率响应

6.1.19 主极点与带宽

差分对的小信号等效电路与共源放大器类似，主极点由输出节点的电容决定：

\[ \omega_{p1} = \frac{1}{R_{out} C_{out}} \]

其中\(R_{out} = r_{o2} \| r_{o4}\)，\(C_{out}\)包括负载电容、\(M_2\)和\(M_4\)的漏极电容、以及后级输入电容。

增益带宽积为：

\[ \text{GBW} = A_d \cdot \omega_{p1} = \frac{g_{m1}}{C_{out}} \]

这个表达式说明，GBW与偏置电流的平方根成正比（\(g_m \propto \sqrt{I_D}\)），与输出电容成反比。要提高GBW，要么增大电流，要么减小电容。在深亚微米工艺中，寄生电容随尺寸缩小而减小，这在一定程度上缓解了带宽压力。

6.1.20 零点的产生

差分对还有一个独特的零点，源于输入管栅漏电容\(C_{gd}\)的馈通。这个零点位于：

\[ \omega_z = \frac{g_m}{C_{gd}} \]

通常在\(f_T\)附近，远高于主极点频率，对带宽影响不大。但在宽带设计中，这个零点可能进入频带内，导致增益峰化。设计者可以通过共源共栅结构来消除\(C_{gd}\)的馈通效应。

6.1.21 差分结构的扩展

6.1.22 折叠共源共栅

基本差分对的一个限制是输出共模电平与输入共模电平耦合。折叠共源共栅结构将输入差分对和共源共栅输出级分离，允许输入共模电平接近地或电源，同时保持高输出阻抗。

图4：全差分折叠式共源共栅运放

折叠结构的增益为：

\[ A_d = g_{m1} \left[ (g_{m5} r_{o5} r_{o3}) \| (g_{m7} r_{o7} r_{o9}) \right] \]

这个表达式中的\(g_m r_o^2\)项来自共源共栅结构，它提供了比基本差分对高一个数量级的输出阻抗。在0.18μm工艺中，折叠共源共栅的单级增益可达70～80dB。

6.1.23 全差分结构

全差分放大器同时提供正负两个输出，具有更大的输出摆幅和更好的共模抑制。它需要共模反馈电路（CMFB）来稳定输出共模电平，因为在高增益下，输出共模对偏置偏差极为敏感。

图5：全差分套筒式共源共栅运放

全差分结构的输出摆幅是单端结构的两倍，这对低电源电压设计尤为重要。例如，在1.2V电源下，单端输出的最大摆幅约为0.8Vpp，而全差分输出可以达到1.6Vpp。代价是CMFB电路增加了设计复杂度。

6.1.24 差分信号在系统中的应用

差分信号的优势在系统层面体现得更加明显。在高速ADC中，差分输入可以抑制共模噪声和偶次谐波失真。在射频接收机中，差分LNA和混频器可以抑制本振泄漏和衬底耦合噪声。在SerDes接收端，差分信号通过双绞线或差分走线传输，对外部电磁干扰具有天然的免疫力。

以AD7625为例，这是一款单极性全差分输入的逐次逼近型ADC，最高采样率6Msps，模拟部分采用单一+5V供电，4.096V基准电压。它的每个输入端可以接受-0.1V到4.196V的模拟量输入，两个输入端之间可以接受最小-4.096V、最大4.096V的输入。输入范围覆盖了从负满量程到正满量程的整个区间。

6.1.25 设计实例：一个完整的差分放大器设计

6.1.26 设计规格

设计一个用于12位ADC驱动器的差分放大器，规格如下：

电源电压：1.8V
差分增益：20dB（10V/V）
带宽：100MHz
输出摆幅：1.2Vpp（差分）
功耗：< 5mW
输入共模范围：0.9V ± 0.3V

6.1.27 电路选择

考虑增益和带宽要求，选择两级结构：第一级为PMOS输入的折叠共源共栅差分对，第二级为共源极输出级。PMOS输入允许输入共模电平接近地，适合ADC驱动器的接口要求。

6.1.28 参数计算

根据功耗预算，总电流限制在2.8mA以内。分配如下：输入级1mA，输出级1.5mA，偏置电路0.3mA。

输入级跨导：

\[ g_{m1} = \sqrt{2\mu_p C_{ox}(W/L)_1 I_{D1}} \]

在0.18μm工艺中，\(\mu_p C_{ox} \approx 60\mu A/V^2\)。取\((W/L)_1 = 100\)，\(I_{D1} = 0.5mA\)，则：

\[ g_{m1} = \sqrt{2 \times 60 \times 10^{-6} \times 100 \times 0.5 \times 10^{-3}} \approx 2.45\text{mS} \]

第一级输出阻抗：

\[ R_{out1} = (g_{m5} r_{o5} r_{o3}) \| (g_{m7} r_{o7} r_{o9}) \]

取\(g_m = 2\text{mS}\)，\(r_o = 40\text{k}\Omega\)，则\(g_m r_o^2 = 3.2\text{M}\Omega\)。两路并联后\(R_{out1} \approx 1.6\text{M}\Omega\)。

第一级增益：

\[ A_1 = g_{m1} R_{out1} = 2.45 \times 1.6 = 3920 \approx 72\text{dB} \]

第二级增益：

\[ A_2 = g_{m,out} (r_{o,out} \| R_L) \]

取\(g_{m,out} = 10\text{mS}\)，\(r_{o,out} = 20\text{k}\Omega\)，\(R_L = 10\text{k}\Omega\)，则\(A_2 = 10 \times 6.67 = 66.7 \approx 36\text{dB}\)。

总增益约108dB，远高于20dB的要求。多余的增益由反馈网络消耗，这是运放设计的常见做法——先做出高增益，再用反馈精确设定闭环增益。

6.1.29 仿真验证

设计完成后，需要仿真验证以下指标：

开环增益和相位裕度
闭环增益和带宽
共模抑制比
电源抑制比
失调电压和噪声
大信号摆幅和压摆率

图6：建立运放电路原理图

仿真中特别要注意工艺角的变化。在slow-slow角下，增益可能下降10～20%，带宽可能下降30%。设计者必须确保在所有工艺角和温度范围内满足规格要求。

6.1.30 差分放大器的版图设计要点

差分放大器的性能高度依赖于版图对称性。失配直接转化为失调和共模增益，因此版图设计需要格外谨慎。

共质心布局。 输入差分对的两个晶体管应尽量靠近，采用交叉指状或共质心布局，以平均掉工艺梯度的影响。对于四个晶体管的匹配组，可以采用二维共质心布局。

虚拟器件。 在匹配组的边缘添加虚拟器件，可以消除刻蚀不均匀造成的边缘效应。虚拟器件不参与电路工作，但它们的几何尺寸与真实器件相同。

屏蔽与隔离。 差分输入走线应平行且等长，避免不对称的寄生电容。敏感节点（如高阻抗输出节点）应远离开关信号和数字电路，必要时添加保护环。

电源去耦。 尾电流源对电源噪声敏感，应在尾电流源附近放置去耦电容。电源走线应尽量宽，降低IR压降。

这些版图技巧看似琐碎，但对最终性能的影响往往是决定性的。一个电路原理图设计得再好，如果版图不对称，实际性能可能远低于仿真值。

6.1.31 本章小结

差分放大器是模拟集成电路的基石。它通过两个输入端之差来响应信号，天然抑制共模干扰，这使它在噪声环境、低电源电压和高速应用中成为首选结构。

本章的核心内容可以概括为以下几点：

第一，差分对的本质是一个电流开关。输入差分电压控制尾电流在两个支路之间的分配，小信号跨导\(g_m\)决定了增益，大信号转换电压决定了线性范围。

第二，有源负载将差分对的增益从\(g_m R_D\)提升到\(g_m r_o\)，这是运放获得高增益的关键。电流镜负载同时实现了差分到单端的转换。

第三，失调电压是差分结构的固有缺陷。系统失调可以通过电路设计消除，随机失调只能通过增大面积来减小。失调消除技术（斩波、自动调零、修调）各有适用场景。

第四，噪声性能由输入管的\(g_m\)和面积决定。低噪声设计需要在功耗和面积之间权衡。

第五，差分结构可以扩展为折叠共源共栅、全差分等形式，以满足不同应用对增益、摆幅和共模范围的要求。

下一章将讨论反馈理论。差分放大器的高增益是反馈网络设计的前提，而反馈又将把增益的精确性、带宽的扩展和失真的抑制提升到一个新的层次。