第9章带隙基准与电压基准源

9.1.1 为什么需要基准电压源

任何模拟系统都需要一个参考点。ADC需要知道满量程对应的电压是多少，LDO需要知道自己应该输出多高的电压，比较器需要知道翻转的阈值在哪里。这个参考点就是基准电压源。它的精度直接决定了整个系统的精度。一个12位ADC，如果基准电压漂移了0.1%，转换结果的有效精度就损失约4个LSB。设计者需要关注这个模块，尽管它看起来只是几个晶体管和电阻的组合。

基准电压源的核心指标有三个：温度系数（TC）、电源抑制比（PSRR）和长期稳定性。温度系数衡量输出电压随温度变化的程度，单位是ppm/°C。一个温漂为20ppm/°C的基准，在0°C到100°C的温度范围内，输出电压会变化2000ppm，即0.2%。对12位系统来说，这个误差已经超出了可接受范围。

那么，什么样的物理量能提供稳定的电压参考？

最简单的思路是直接用电源电压分压。但电源电压本身就不稳定——电池放电、负载突变、电网波动都会让电源电压变化。这个方法在精度要求不高的场合勉强可用，但在现代电子系统中远远不够。

另一种思路是利用PN结的正向压降。硅PN结在正向偏置时，压降约为0.7V，温度系数约为-2mV/°C。这个温度系数虽然稳定，但方向是负的——温度升高，压降降低。如果能把一个正温度系数的量和一个负温度系数的量按比例相加，让它们互相抵消，就能得到一个近似零温度系数的电压。带隙基准的核心思想就是如此。

"带隙"这个名字来源于硅的能带结构。硅的禁带宽度在绝对零度时约为1.205V，在室温下约为1.12V。带隙基准电路的输出最终会落在1.2V附近，正好对应硅的带隙电压。

图1：PN结，通过PN结形成电压带隙

9.1.2 正温度系数电压的产生

要构造一个零温度系数的基准，首先需要一个正温度系数的电压。这个电压从哪里来？

答案是：两个不同电流密度下的PN结压降之差。

假设两个PN结（或者两个BJT的基极-发射极结）分别工作在电流密度 \(J_1\) 和 \(J_2\) 下，它们的压降分别为 \(V_{BE1}\) 和 \(V_{BE2}\)。根据PN结的电流-电压关系：

\[ V_{BE} = \frac{kT}{q} \ln\left(\frac{J}{J_S}\right) \]

其中 \(J_S\) 是饱和电流密度，\(k\) 是玻尔兹曼常数，\(T\) 是绝对温度，\(q\) 是电子电荷。如果两个结的 \(J_S\) 相同（即器件尺寸和工艺相同），那么它们的压降之差为：

\[ \Delta V_{BE} = V_{BE1} - V_{BE2} = \frac{kT}{q} \ln\left(\frac{J_1}{J_2}\right) \]

这个差值正比于绝对温度 \(T\)。在室温（300K）下，\(kT/q \approx 25.85\text{mV}\)。如果电流密度比为8:1，则 \(\Delta V_{BE} \approx 25.85 \times \ln(8) \approx 53.7\text{mV}\)。其温度系数约为 \(+0.18\text{mV/°C}\)。

这个正温度系数电压的绝对值不大，但它的温度系数是精确可预测的——只取决于电流密度比的对数，而电流密度比又可以通过版图设计精确控制。

实际电路中，通常用两个BJT来实现这个功能。BJT的 \(V_{BE}\) 与温度的关系比二极管更可预测，因为BJT的集电极电流与 \(V_{BE}\) 之间满足理想的指数关系。在CMOS工艺中，BJT通常用寄生结构实现——垂直PNP管是最常用的选择，因为它的基极可以接地，集电极接负电源或地，结构简单且性能良好。

9.1.3 带隙基准的核心原理

现在把正温度系数和负温度系数的电压按比例相加。设输出电压为：

\[ V_{REF} = V_{BE} + \alpha \cdot \Delta V_{BE} \]

\(V_{BE}\) 的温度系数约为 \(-2\text{mV/°C}\)（实际值随偏置电流和工艺略有变化），\(\Delta V_{BE}\) 的温度系数约为 \(+0.18\text{mV/°C}\)。要让总温度系数为零，需要：

\[ \alpha = \frac{2\text{mV/°C}}{0.18\text{mV/°C}} \approx 11 \]

代入室温下的值：\(V_{BE} \approx 0.7\text{V}\)，\(\Delta V_{BE} \approx 53.7\text{mV}\)，得到：

\[ V_{REF} \approx 0.7 + 11 \times 0.0537 \approx 1.29\text{V} \]

这个值大约等于硅的带隙电压。外推到绝对零度时硅的带隙约为1.205V，室温下的实际输出会略有不同。

需要指出，这个推导是理想化的。实际电路中，\(V_{BE}\) 的温度系数并非严格线性，而是包含一个与温度相关的非线性项。因此，一阶补偿的带隙基准在宽温度范围内仍会有几十ppm/°C的残余温漂。9.6节将讨论如何进一步改善。

9.1.4 经典带隙基准电路结构

9.1.5 基于运算放大器的带隙基准

最经典的带隙基准电路结构如图9.2所示。运放通过负反馈强制节点X和Y的电压相等，从而在电阻 \(R_1\) 上产生一个与 \(\Delta V_{BE}\) 成正比的电流。

图2：电压偏置电路

设Q2的发射极面积是Q1的 \(n\) 倍（即Q2的饱和电流 \(I_{S2} = n I_{S1}\)），则：

\[ \Delta V_{BE} = V_{BE1} - V_{BE2} = \frac{kT}{q} \ln n \]

这个电压加在 \(R_1\) 两端，产生电流 \(I = \Delta V_{BE} / R_1\)。由于运放的虚短特性，\(R_2\) 两端的电压等于 \(V_{BE1}\)，因此流过 \(R_2\) 的电流为 \(V_{BE1} / R_2\)。输出端的总电流为：

\[ I_{total} = \frac{V_{BE1}}{R_2} + \frac{\Delta V_{BE}}{R_1} \]

输出电压为：

\[ V_{REF} = V_{BE1} + R_2 \cdot \frac{\Delta V_{BE}}{R_1} = V_{BE1} + \frac{R_2}{R_1} \cdot \frac{kT}{q} \ln n \]

对比前面的公式，\(\alpha = (R_2/R_1) \ln n\)。通过选择合适的电阻比和BJT面积比，就可以实现零温度系数的输出。

这个电路的关键在于运放的失调电压。运放的输入失调电压 \(V_{OS}\) 会直接叠加在 \(\Delta V_{BE}\) 上，导致输出误差。一个5mV的失调电压，经过 \(\alpha \approx 11\) 的放大后，会在输出端产生约55mV的误差——这相当于约4%的输出偏差。高精度带隙基准必须考虑失调消除技术，这将在9.7节讨论。

9.1.6 电阻比例与版图考虑

电阻的绝对值和比值都会影响基准的输出。在CMOS工艺中，电阻的绝对值误差可达±20%，但同一芯片上同类电阻的比值误差可以控制在1%以内。因此，带隙基准的性能主要取决于电阻比值和BJT面积比的匹配精度。

版图设计中，电阻通常采用共质心布局来减小工艺梯度的影响。BJT阵列也需要精心布局，确保面积比精确。这些版图技术将在第16章详细讨论，但设计者从原理图阶段就应该意识到匹配的重要性。

9.1.7 低电压带隙基准

传统带隙基准的输出电压约为1.2V，这在电源电压低于1.2V时无法工作。随着工艺节点推进到28nm以下，核心器件的电源电压已经降到1V以下。0.18μm工艺时代常用的1.2V基准，在0.9V电源下根本不可能实现。

解决思路是改变输出的求和方式。传统结构是在电压域求和：\(V_{REF} = V_{BE} + \alpha \Delta V_{BE}\)。低电压结构改为在电流域求和：先把 \(V_{BE}\) 和 \(\Delta V_{BE}\) 都转换成电流，再把电流相加，最后通过电阻转换成电压。这样输出电压可以自由设定，不再受限于1.2V。

具体实现是：将 \(V_{BE}\) 加在电阻上产生电流 \(I_1 = V_{BE}/R_a\)，将 \(\Delta V_{BE}\) 加在另一个电阻上产生电流 \(I_2 = \Delta V_{BE}/R_b\)，将两个电流相加后流过输出电阻 \(R_{out}\)，得到：

\[ V_{REF} = R_{out}\left(\frac{V_{BE}}{R_a} + \frac{\Delta V_{BE}}{R_b}\right) \]

通过调节电阻比，可以让 \(V_{REF}\) 落在0.5V到0.9V之间的任意值。代价是噪声和失调的影响会增大，因为电压域的求和变成了电流域的求和，电流镜的匹配误差会引入额外的误差源。

9.1.8 曲率补偿技术

一阶补偿的带隙基准在宽温度范围内（-40°C到125°C）通常有20-50ppm/°C的温漂。这个数值对于许多应用已经够用，但对于高精度数据转换器或精密测量系统来说还不够。残余温漂的主要来源是 \(V_{BE}\) 的高阶温度项。

\(V_{BE}\) 与温度的精确关系可以写成：

\[ V_{BE}(T) = V_{G0} - \frac{T}{T_0}(V_{G0} - V_{BE}(T_0)) - (\gamma - \alpha)\frac{kT}{q}\ln\left(\frac{T}{T_0}\right) \]

其中 \(V_{G0}\) 是硅的带隙电压外推到绝对零度的值（约1.205V），\(\gamma\) 是与工艺相关的常数（约3-4），\(\alpha\) 取决于偏置电流的温度特性。最后一项是对数项，它导致 \(V_{BE}\) 的温度特性偏离线性，一阶补偿无法完全消除。

曲率补偿的基本思想是产生一个与这个非线性项相反的电压来抵消它。常用的方法包括：

二阶补偿：利用不同偏置电流下的 \(V_{BE}\) 之差来产生一个与 \(T\ln(T)\) 成比例的电压，用于抵消非线性项。实现上需要额外的BJT和电流源，电路复杂度增加。

分段线性补偿：将温度范围分成若干段，每段用不同的补偿系数。这种方法在宽温度范围内效果很好，但需要额外的温度检测电路和开关逻辑。

利用MOS管的亚阈值特性：MOS管在亚阈值区的漏电流与栅源电压呈指数关系，其温度特性与BJT类似。可以利用MOS管的亚阈值电流来构造非线性补偿项。

曲率补偿能把温漂从几十ppm/°C降到几个ppm/°C，但代价是功耗、面积和设计复杂度显著增加。设计者需要根据应用需求权衡——一个用于电池管理芯片的基准，温漂20ppm/°C可能已经足够；而一个用于精密称重传感器的基准，可能需要2ppm/°C甚至更低。

9.1.9 失调消除技术

运放的输入失调电压是带隙基准精度的主要限制因素之一。失调的来源包括运放输入对管的阈值电压失配、负载失配以及版图不对称。在标准CMOS工艺中，一个精心设计的运放输入失调电压典型值为1-5mV，这对带隙基准来说太大了。

斩波稳定是消除失调的常用方法。其原理是：将信号调制到斩波频率，经过放大后再解调回基带。失调电压只在放大器的输入端，不会被调制，因此解调后失调被搬移到斩波频率的奇次谐波处，可以通过低通滤波器滤除。

斩波稳定的带隙基准可以将等效失调降低到微伏量级。代价是输出端会出现斩波频率的纹波，需要额外的滤波。斩波频率通常选在几十kHz到几百kHz之间，远高于基准的带宽，因此滤波不会影响响应速度。

图3：输出电压随温度变化的仿真结果

自动调零是另一种技术。它在相位1采样失调并存储在电容上，在相位2用存储的失调来抵消实际失调。自动调零同样能有效消除失调，但同样会在输出端引入纹波。

选择哪种技术取决于系统需求。斩波稳定适合连续时间应用，自动调零适合采样系统。两种技术都需要额外的时钟信号，这在某些应用中可能不可用。

9.1.10 电源抑制比（PSRR）的改善

基准电压源的另一个关键指标是电源抑制比——输出电压对电源电压变化的抑制能力。理想情况下，电源电压的纹波不应该出现在输出端。实际上，带隙基准的PSRR在高频时会恶化，因为运放的环路增益随频率下降。

带隙基准的PSRR主要受两个因素限制：运放的PSRR和基准核心的电源依赖性。运放的PSRR可以通过增大环路增益来改善，但带宽有限。基准核心的电源依赖性来源于BJT的早期效应和电阻的电压系数。

改善PSRR的常用方法包括：

预稳压：在带隙基准前面加一个简单的稳压器，将电源电压稳定后再供给基准核心。这种方法能有效改善低频PSRR，但增加了功耗和面积。

级联电流镜：在基准核心的电流镜中使用共源共栅结构，提高电流镜的输出阻抗，从而降低电源电压波动对偏置电流的影响。

前馈补偿：检测电源电压的变化，产生一个前馈信号来抵消其对输出的影响。这种方法实现复杂，但可以在不牺牲带宽的情况下改善PSRR。

在0.18μm工艺下，一个设计良好的带隙基准在低频时PSRR可以达到80dB以上，但在1MHz时可能降到20-30dB。对于高频电源噪声的抑制，通常需要额外的片外滤波电容或LDO来配合。

9.1.11 噪声分析

基准电压源的噪声直接影响系统的信噪比。带隙基准的噪声主要来源于电阻的热噪声和BJT的散粒噪声。运放的噪声也会通过环路传递到输出端。

带隙基准的噪声可以用等效输出噪声电压密度来描述。一个典型的带隙基准，在1kHz频率下，输出噪声密度约为 \(100\text{nV}/\sqrt{\text{Hz}}\) 到 \(1\mu\text{V}/\sqrt{\text{Hz}}\) 之间，具体取决于偏置电流和电阻值。

降低噪声的方法包括：

增大偏置电流：BJT的散粒噪声与电流的平方根成反比，增大电流可以降低噪声。但功耗也会增加。
增大电阻值：电阻的热噪声与电阻值的平方根成正比，但增大电阻会降低 \(\Delta V_{BE}\) 上的电流，需要权衡。
在输出端加低通滤波器：对于低频应用，可以用一个大电容来滤除高频噪声。但片内电容的面积有限，通常只能做到几十pF。

对于高精度应用，如24位Σ-Δ ADC的基准，噪声要求极为苛刻。这时可能需要使用斩波稳定来消除1/f噪声，并用大电容来滤除宽带噪声。

9.1.12 电压基准源的其他实现方式

9.1.13 齐纳二极管基准

齐纳二极管工作在反向击穿区，其击穿电压的温度系数可以做到接近零。分立器件的齐纳基准（如LM399）可以达到2ppm/°C的温漂，在精密测量设备中广泛使用。

但在CMOS工艺中，齐纳二极管不容易实现。标准CMOS工艺中的寄生齐纳管击穿电压不稳定，且漏电流大。因此，CMOS芯片中很少使用齐纳基准，而是用带隙基准替代。

图4：不同电阻值对应的齐纳稳压器输出波形

9.1.14 基于MOS管阈值的基准

MOS管的阈值电压 \(V_{TH}\) 具有约-0.5到-1mV/°C的温度系数，与BJT的 \(V_{BE}\) 类似。理论上可以用MOS管的阈值电压来构造基准，但阈值电压的绝对值在工艺间的变化太大（±50mV甚至更大），且匹配性不如BJT的 \(V_{BE}\)。因此，基于MOS管阈值的基准精度远不如带隙基准，只在对精度要求不高的场合使用。

9.1.15 XFET基准

XFET（eXtra Junction Field Effect Transistor）基准是ADI公司开发的一种技术，利用两个JFET的夹断电压之差来产生基准电压。它的噪声比带隙基准低，温漂可以做到1ppm/°C以下，但实现工艺特殊，不是标准CMOS工艺能提供的。

9.1.16 设计实例：一个完整的带隙基准

下面以一个0.18μm CMOS工艺下的带隙基准设计为例，展示完整的设计流程。

设计规格：

输出基准电压：1.2V
温度范围：-40°C到125°C
温漂：<20ppm/°C（一阶补偿）
电源电压：2.5V-3.3V
功耗：<100μW
PSRR@DC：>70dB

第一步：选择电路结构

选用经典的运放型带隙基准结构。BJT用垂直PNP管，发射极面积比为8:1（Q2面积为Q1的8倍）。运放采用简单的两级结构，输入对管用PMOS以降低1/f噪声。

第二步：确定电阻值

\(\Delta V_{BE} = (kT/q)\ln 8 \approx 53.7\text{mV}\)（室温下）。要让 \(\alpha \approx 11\)，需要 \(R_2/R_1 = \alpha/\ln 8 \approx 5.3\)。

选择 \(R_1 = 20\text{k}\Omega\)，则 \(R_2 \approx 106\text{k}\Omega\)。流过 \(R_1\) 的电流为 \(53.7\text{mV}/20\text{k}\Omega \approx 2.7\mu\text{A}\)。流过 \(R_2\) 的电流为 \(0.7\text{V}/106\text{k}\Omega \approx 6.6\mu\text{A}\)。总电流约 \(9.3\mu\text{A}\)，在3V电源下功耗约 \(28\mu\text{W}\)，满足规格要求。

第三步：BJT偏置

Q1和Q2的集电极电流分别为 \(6.6\mu\text{A}\) 和 \(2.7\mu\text{A}\)（近似）。电流密度比为 \((6.6/1)/(2.7/8) \approx 19.6\)，对应的 \(\Delta V_{BE} = 25.85 \times \ln(19.6) \approx 76.6\text{mV}\)。需要重新计算电阻比。

实际上，设计过程是迭代的。先设定电流密度比，计算 \(\Delta V_{BE}\)，再根据需要的 \(\alpha\) 确定电阻比。每次调整后需要重新验证所有工作点。

第四步：运放设计

运放需要足够高的增益来保证虚短精度。一个两级运放（PMOS差分输入+共源输出级）在0.18μm工艺下可以达到60-80dB增益。输入失调电压典型值为2-5mV，对于20ppm/°C的温漂指标，这个失调水平可以接受。

第五步：仿真验证

用Cadence ADE或Spectre进行仿真。需要验证：

DC工作点：所有晶体管是否工作在饱和区
温度扫描：-40°C到125°C范围内输出电压的变化
电源扫描：2.5V到3.3V范围内输出电压的变化
工艺角仿真：SS、TT、FF三种工艺角下的性能
蒙特卡罗分析：考虑失配影响的统计分布

图5：输出直流参考电压表示为

第六步：版图设计

版图设计的关键是匹配：

Q1和Q2采用共质心布局
电阻 \(R_1\) 和 \(R_2\) 采用相同的单元电阻串联/并联，保持相同的宽度
运放输入对管采用交叉耦合布局

9.1.17 基准电压源的测试与校准

芯片制造完成后，基准电压源的实测性能可能与仿真结果有偏差。主要原因是工艺偏差和封装应力。对于高精度应用，可能需要片内校准。

片内校准的常用方法是：在芯片上集成一组可编程的修调电阻或电流源，通过熔丝或非易失存储器来调整基准的输出电压。校准通常在晶圆测试阶段完成——在特定温度下测量输出电压，然后通过修调将输出电压调整到目标值。

校准可以校正绝对电压误差，但对温度系数的改善有限。要改善温漂，需要在多个温度点进行测量和校准，这会显著增加测试成本。因此，大多数产品只做常温校准，温度系数靠设计保证。

9.1.18 本章小结

带隙基准的核心思想并不复杂：把一个负温度系数的 \(V_{BE}\) 和一个正温度系数的 \(\Delta V_{BE}\) 按比例相加，得到近似零温度系数的输出电压。但要把这个原理变成一颗可靠的芯片，设计者需要处理一系列实际问题：运放失调、电阻匹配、BJT面积比、电源抑制、噪声、版图对称性。

从0.18μm到28nm，带隙基准的基本原理没有变化，但设计约束越来越紧。低电源电压迫使设计者采用电流域求和的结构；高精度要求迫使设计者采用斩波稳定和曲率补偿；低功耗要求迫使设计者在噪声和功耗之间寻找平衡。这些权衡没有标准答案，只有对电路原理的深入理解和对工艺特性的准确把握。

下一章讨论开关电容电路。这类电路利用电容的电荷转移来实现信号处理，与基准源一样，其精度依赖于电容的匹配而非绝对值——这是CMOS工艺中一个反复出现的主题。