第10章 带隙基准与电流源

上一章讨论了噪声与失真的折中，现在转向另一类基础模块：基准与电流源。ADC的参考电压决定每一位的权重，LDO的输出电压跟随基准变化，DAC的线性度直接受电流源匹配精度影响。基准电压漂移会导致ADC输出码错误，这是系统级故障，不是参数超标那么简单。

本章先讲基准电压的温度补偿原理，再讨论几种具体实现，最后把电流镜延伸为高精度电流源。

10.1 基准电压原理

10.1.1 为什么需要零温漂基准

一辆汽车的ECU监测电池电压，ADC的参考电压由芯片内部基准提供。夏天发动机舱温度可达105°C，冬天冷启动时可能只有-40°C。如果基准在这145°C范围内漂移10mV，而ADC的LSB只有1mV，输出码就会偏差10个。轻则读数不准，重则误判故障。

基准电路要解决的核心问题是：在工艺偏差、温度变化、电源波动面前，输出一个尽可能恒定的电压。

10.1.2 正负温度系数的叠加

硅材料的物理特性决定了几乎所有电学量都随温度变化，直接造一个与温度无关的电压源并不现实。换个思路：找到两个电压，一个随温度升高而升高，另一个随温度升高而降低，按比例相加后温度项相互抵消。这就是带隙基准的核心思路。

晶体管的基极-发射极电压 \(V_{BE}\)（或MOSFET中寄生BJT的 \(V_{EB}\)）具有负温度系数。对一个工作在正偏状态的PN结：

\(V_{BE}(T) = V_{G0} - \frac{T}{T_0}(V_{G0} - V_{BE0}) - (\eta - 1)\frac{kT}{q}\ln\left(\frac{T}{T_0}\right)\)

其中 \(V_{G0}\) 是硅在绝对零度时的外推带隙电压，约1.206V；\(\eta\) 是与工艺相关的常数，大约在3到4之间。忽略对数项的影响，\(V_{BE}\) 的温度系数约为 \(-1.5 \sim -2\,\text{mV/°C}\)。这个负温度系数相当稳定，几乎不随工艺和偏置电流变化。

正温度系数来自两个不同电流密度下的PN结电压差。

图1：PN结，通过PN结形成电压带隙

两个相同的BJT分别流过电流 \(I_1\) 和 \(I_2\)，且 \(I_1 = n I_2\)，那么它们的 \(V_{BE}\) 之差为：

\(\Delta V_{BE} = V_{BE1} - V_{BE2} = \frac{kT}{q}\ln n\)

这个差值正比于绝对温度 \(T\)，温度系数约为 \(+0.087\,\text{mV/°C}\)（当 \(\ln n \approx 1\) 时）。单个 \(\Delta V_{BE}\) 的正温度系数不大，但可以用比例因子 \(K\) 放大它，恰好抵消 \(V_{BE}\) 的负温度系数。

基准电压写成：

\(V_{REF} = V_{BE} + K \cdot \Delta V_{BE}\)

要让温度系数为零，需要：

\(K \cdot \frac{\partial (\Delta V_{BE})}{\partial T} = -\frac{\partial V_{BE}}{\partial T}\)

代入典型值，\(K \approx 17\)。此时：

\(V_{REF} \approx 0.6\,\text{V} + 17 \times 0.087\,\text{V} \approx 1.2\,\text{V}\)

这个值接近硅的带隙电压 \(E_g/q \approx 1.12\,\text{eV}\) 在室温下的外推值，这类电路因此被称为带隙基准（bandgap reference）。

10.1.3 一阶补偿的局限

上面这种抵消方法称为一阶补偿。它只在某个温度点附近做到零温漂，在整个温度范围内呈现抛物线形状。原因是 \(V_{BE}\) 的表达式里有 \(\ln(T/T_0)\) 这一项，它不是线性的。一阶补偿后，典型温漂系数在 \(10 \sim 50\,\text{ppm/°C}\) 之间，取决于工艺和版图。

精密仪器要求 \(< 5\,\text{ppm/°C}\) 时，需要高阶补偿。常见方法有：

• 利用不同偏置电流下 \(V_{BE}\) 的非线性项差异，做分段线性补偿；
• 用电阻比例产生一个与温度平方项成比例的电流，注入到基准核心；
• 利用不同掺杂浓度二极管的反向饱和电流温度特性差异。

这些方法能把温漂压到 \(2 \sim 5\,\text{ppm/°C}\)，代价是电路复杂度显著上升，对工艺偏差更敏感。工程上要问自己的第一个问题是：系统真的需要这么高的精度吗？如果ADC只有10位，一个 \(20\,\text{ppm/°C}\) 的基准已经够用。

10.2 带隙基准实现

10.2.1 Brokaw单元

最经典的带隙基准结构是Brokaw单元，1974年提出，至今仍在许多产品中使用。核心结构如下：

flowchart TD
    A[电源 VDD] --> B[运算放大器]
    B --> C[Q1 基极]
    B --> D[Q2 基极]
    C --> E[Q1 发射极]
    D --> F[Q2 发射极]
    E --> G[R1]
    F --> H[R2]
    G --> I[Q1 集电极]
    H --> I
    I --> J[输出 VREF]
    E --> K[R3]
    F --> K
    K --> L[地]

运放强制 \(V_{BE1} = V_{BE2}\)。Q1和Q2的发射极面积比为 \(1:n\)，因此流过它们的电流密度不同。R1和R2的阻值也按比例设置，使得两个支路的电流不同。

运放的反馈使得A点和B点电位相等。Q1和Q2的发射极面积比为 \(n:1\)，所以：

\(V_{BE1} = V_{BE2} + I_{E2} R_3\)

由于 \(V_{BE1} = V_{BE2}\)（运放虚短），得到：

\(I_{E2} = \frac{\Delta V_{BE}}{R_3} = \frac{kT}{qR_3}\ln n\)

这个电流是正温度系数的。如果R1 = R2，则两支路电流相等，输出基准电压为：

\(V_{REF} = V_{BE1} + I_{E1} R_1 = V_{BE1} + \frac{R_1}{R_3}\cdot\frac{kT}{q}\ln n\)

调整 \(R_1/R_3\) 的比值，就能得到合适的 \(K\) 值，实现零温漂。

Brokaw单元结构简单、对称性好，运放的失调可以通过增大 \(\Delta V_{BE}\) 来相对减小。缺点是需要一个运放，消耗额外的功耗和面积。

10.2.2 误差来源分析

带隙基准的实际精度受多种因素限制，设计时要逐项评估。

运放失调电压。这是最大的误差源。假设运放失调为 \(V_{OS}\)，则 \(\Delta V_{BE}\) 的表达式变为：

\(\Delta V_{BE} = \frac{kT}{q}\ln n + V_{OS}\)

失调被 \(K\) 倍放大后直接出现在输出端。一个 \(1\,\text{mV}\) 的失调经过 \(K=17\) 倍放大，就是 \(17\,\text{mV}\) 的基准误差。运放的失调必须控制在几百微伏以内，通常用斩波稳零或自归零技术来消除。

电阻失配。\(R_1/R_3\) 的比值直接决定 \(K\) 值。标准CMOS工艺中多晶硅电阻的失配约为 \(1\%\)，这会导致温漂系数偏离设计值。版图上可以用共质心布局来减小失配。

BJT发射极面积比。\(\ln n\) 项对面积比不敏感——即使 \(n\) 有 \(10\%\) 的偏差，\(\ln n\) 的变化也不到 \(5\%\)。但面积比不能太小，否则 \(\Delta V_{BE}\) 太小，运放失调的影响相对变大。

电源抑制比。基准输出电压会随电源电压波动。Brokaw单元中，运放的电源抑制能力直接决定了基准的PSRR。用共源共栅结构或预稳压可以改善。

10.2.3 曲率补偿

一阶补偿后，\(V_{REF}\) 随温度呈现上凸的抛物线。要消除这个残余的非线性，可以在基准核心中注入一个与 \(T\ln T\) 成比例的电流。

一种实用的方法是：用两个不同电流密度的BJT，它们的 \(V_{BE}\) 差中包含不同的非线性项。通过适当组合，可以构造出一个与 \(T\ln T\) 成比例的电压，用来抵消一阶补偿后的残余曲率。

另一种方法是利用工作在亚阈值区的MOSFET。亚阈值电流与 \(V_{GS}\) 呈指数关系，其温度特性与BJT类似。把亚阈值MOSFET的 \(V_{GS}\) 差作为正温度系数项，可以做得比BJT更灵活，因为MOSFET的宽长比可以自由调整。

曲率补偿能把温漂从 \(20\,\text{ppm/°C}\) 降到 \(3 \sim 5\,\text{ppm/°C}\)。补偿电路本身也会引入新的误差源，比如补偿电流的绝对值偏差。设计时要做好蒙特卡罗分析，确认补偿在最坏情况下仍然有效。

10.2.4 低压带隙基准

传统带隙基准的输出约为 \(1.2\,\text{V}\)，要求电源电压至少 \(1.4 \sim 1.5\,\text{V}\)。现代低功耗芯片的电源电压可能只有 \(0.9\,\text{V}\) 甚至更低，这时候需要低压带隙基准。

思路是：不直接输出 \(V_{BE} + K\Delta V_{BE}\)，而是把这个电压用电阻分压后输出。分压会引入额外的误差，分压后的基准噪声性能也会变差。

另一种方法是把 \(\Delta V_{BE}\) 转换成电流，再用这个电流在电阻上产生电压，与 \(V_{BE}\) 相加。通过调整电阻值来降低输出电压，而不改变温度系数。典型结构是：

\(V_{REF} = V_{BE} + \frac{R_2}{R_1}\cdot\frac{kT}{q}\ln n \cdot \frac{R_4}{R_3}\)

通过调整 \(R_4/R_3\)，可以把输出降到 \(0.5 \sim 0.6\,\text{V}\)，同时保持零温漂。

10.2.5 噪声性能

基准的噪声直接叠加在所有使用它的电路上。带隙基准的噪声主要来自：

• 电阻的热噪声；
• BJT的散粒噪声；
• 运放的输入噪声。

对输出噪声做积分，典型值在 \(10 \sim 100\,\mu\text{V}_{\text{rms}}\) 范围内。如果系统要求 \(1\,\text{kHz}\) 带宽内的噪声小于 \(5\,\mu\text{V}\)，就需要在输出端加低通滤波。滤波电容会占用面积，而且会减慢基准的启动时间。

一个常用的技巧是：把基准核心的噪声等效到输入端，用噪声优化过的运放来放大 \(\Delta V_{BE}\)。因为 \(\Delta V_{BE}\) 本身很小（约 \(60 \sim 120\,\text{mV}\)），运放的噪声会被 \(K\) 倍放大，所以运放的等效输入噪声要控制在 \(nV/\sqrt{\text{Hz}}\) 量级。

10.3 电流源设计

10.3.1 电流镜基础

电流镜是模拟电路的基本单元。两个相同的MOSFET，栅极相连，源极都接地，它们的漏极电流相等。宽长比不同时，电流按比例缩放。

图2：恒流源的电路模型和伏安特性曲线

基本电流镜的精度受几个因素限制。

沟道长度调制。MOSFET的漏极电流随 \(V_{DS}\) 变化。两个管的 \(V_{DS}\) 不同，电流就不匹配。短沟道工艺中 \(\lambda\) 可以达到 \(0.1 \sim 0.5\,\text{V}^{-1}\)，\(100\,\text{mV}\) 的 \(V_{DS}\) 差异就能造成 \(1\% \sim 5\%\) 的电流误差。

阈值电压失配。两个管的 \(V_{TH}\) 有 \(5\,\text{mV}\) 差异时，在过驱动电压 \(200\,\text{mV}\) 下，电流失配约为 \(5\%\)。阈值失配与面积成反比，增大面积可以改善匹配。

温度梯度。芯片上的温度分布不均匀，会导致相邻管子的 \(V_{TH}\) 和迁移率不同。版图上要尽量让匹配管靠近，最好用共质心布局。

10.3.2 共源共栅电流镜

要提高电流镜的输出阻抗，最直接的办法是加共源共栅管。

图3：电流源的电路模型和伏安特性曲线

共源共栅电流镜的输出阻抗约为 \(g_m r_o^2\)，比基本电流镜高出两个数量级。代价是增加了电压余量——共源共栅结构至少需要 \(2V_{OV} + V_{TH}\) 的电压才能保证所有管子工作在饱和区。

电源电压紧张时，可以用低压共源共栅结构，把偏置电压精确控制在 \(V_{OV} + V_{TH}\) 附近，只增加一个过驱动电压的余量。这需要额外的偏置电路，对偏置电压的精度要求很高。

10.3.3 高精度电流源

DAC或ADC中，电流源的匹配精度直接决定线性度。一个12位的电流舵DAC，最高位的电流是最低位的2048倍，电流源失配超过 \(0.1\%\) 时INL就会超标。

提高电流源匹配精度的方法：

增大过驱动电压。电流失配与 \(V_{OV}\) 成反比：

\(\frac{\Delta I}{I} \approx \frac{\Delta V_{TH}}{V_{OV}}\)

把 \(V_{OV}\) 从 \(100\,\text{mV}\) 提高到 \(300\,\text{mV}\)，阈值失配的影响减小到原来的三分之一。过驱动电压增大意味着电压余量增加，低压应用中要权衡。

增大面积。阈值失配与 \(\sqrt{WL}\) 成反比。面积增大四倍，失配减半。大面积的管子栅电容也大，开关速度会变慢。

动态元件匹配。静态匹配做不到足够好时，在时间上做平均。每个周期轮换使用不同的电流源，把失配误差变成高频噪声，再用滤波去掉。这个方法在DAC中很常用，代价是增加了数字控制逻辑。

图4：电压源和电流源的等效变换

10.3.4 电流基准

电流源需要一个参考电流。最直接的方法是用一个电阻和电压源：

\(I_{REF} = \frac{V_{REF}}{R}\)

这个电流的温度系数取决于 \(V_{REF}\) 和 \(R\) 的温度系数之差。\(V_{REF}\) 零温漂而电阻温度系数为 \(+1000\,\text{ppm/°C}\) 时，电流就有 \(1000\,\text{ppm/°C}\) 的温漂。

更好的方法是用带隙基准产生一个与温度无关的电压，再用这个电压驱动一个经过温度补偿的电阻网络。或者直接用 \(\Delta V_{BE}\) 产生一个正温度系数的电流，与 \(V_{BE}\) 产生的负温度系数电流按比例混合，得到零温漂电流。

实际工程中，电流基准的精度往往受限于电阻的绝对值和温度系数。片内电阻的绝对值偏差可以达到 \(\pm 20\%\)，直接反映在电流精度上。需要精确的电流值时，得用片外电阻或做修调。

10.3.5 一个完整的偏置电路设计流程

把本章的内容串起来，设计一个芯片内部的偏置电路，大致流程如下：

1. 根据系统规格确定需要的电流值和精度。比如ADC需要 \(10\,\mu\text{A}\) 的偏置电流，精度 \(\pm 3\%\)，温漂 \(< 50\,\text{ppm/°C}\)。
2. 选择基准结构。\(3.3\,\text{V}\) 电源用Brokaw单元加一阶补偿就够了；\(1.2\,\text{V}\) 电源需要用低压结构。
3. 设计电流镜网络。根据各模块的需求，用共源共栅电流镜分配电流。
4. 做温度扫描和工艺角仿真，确认最坏情况下的精度。
5. 版图上做好匹配。关键管用共质心布局，周围加保护环。

图5：在设计中需要将静态电流分配到运放的各个支路中，使得运放工作在合适的直流点上，以满足设计要求。

这个流程看起来简单，但每一步都有细节。电流镜的匹配管栅极不能直接连到电源或地，电源噪声会直接耦合到电流里。栅极要经过RC滤波，或者用共源共栅管隔离。

10.4 本章小结

带隙基准和电流源是模拟芯片的基础模块。基准电压的温漂直接限制ADC的有效位数，电流源的匹配精度决定DAC的线性度。设计基准电路时，要同时考虑温度系数、噪声、电源抑制、工艺偏差和功耗，每一项都是约束。

一阶带隙补偿能做到 \(20 \sim 50\,\text{ppm/°C}\)，曲率补偿能到 \(3 \sim 5\,\text{ppm/°C}\)，代价是复杂度和面积。电流源的匹配精度受阈值失配和沟道长度调制限制，可以用共源共栅结构提高输出阻抗，用动态元件匹配改善线性度。

下一章讨论开关电容电路。这类电路需要精确的时钟和电容比，对基准和电流源的精度要求同样苛刻。开关电容电路的精度主要取决于电容比而不是绝对值，设计者可以利用电容比精度来简化基准设计。