第11章开关电容电路

第11章开关电容电路

开关电容电路用开关和电容的组合替代连续时间电路中的电阻，把滤波器的精度从“取决于RC绝对值”解放为“取决于电容比值”。这一转变意义重大：在标准CMOS工艺中，电阻精度难以优于1%，而电容面积比可精确到0.1%。手机里的模拟前端芯片几乎都离不开这项技术——音频编解码器中的抗混叠滤波器、传感器接口中的Σ-Δ调制器，都是开关电容的领地。这一章从最基本的电荷转移讲起，逐步深入到非理想效应和典型应用。

11.1 开关电容基础

11.1.1 电荷转移：开关电容的“心跳”

先看一个最简单的结构：一个电容 \(C_1\)，两个开关 \(\phi_1\) 和 \(\phi_2\)，两相不交叠时钟控制它们交替导通。

时钟 \(\phi_1\) 导通时，\(C_1\) 左端接到输入电压 \(V_{in}\)，右端接地（或接虚地），电容被充电到 \(V_{in}\)。时钟 \(\phi_2\) 导通时，\(C_1\) 左端接地，右端接到输出节点，电容上的电荷转移到输出。一个时钟周期内转移的电荷量是

\[ \Delta Q = C_1 \cdot V_{in} \]

如果时钟频率是 \(f_s\)，那么平均电流就是

\[ I_{avg} = \frac{\Delta Q}{T_s} = C_1 \cdot V_{in} \cdot f_s \]

这个式子说明，开关电容结构在输入端等效为一个电阻：

\[ R_{eq} = \frac{V_{in}}{I_{avg}} = \frac{1}{C_1 f_s} \]

多晶硅电阻的绝对值误差可以到±20%，温度系数也有几百ppm/°C。电容的比值精度远高于此。等效电阻的值可以通过时钟频率来精确控制——想要改变滤波器的截止频率，改时钟频率就行，不需要改任何器件尺寸。

11.1.2 两相不交叠时钟

开关电容电路需要至少两相时钟，这两相时钟不能同时为高——否则电荷会在两个相位之间意外泄漏。这就是“不交叠”的含义。

实际电路中，时钟发生器通常由反相器链和与非门构成，产生 \(\phi_1\)、\(\phi_2\) 以及它们的互补信号。不交叠时间（non-overlap time）一般设为几百皮秒到几纳秒，取决于开关尺寸和寄生电容。

flowchart LR
    A[CLK输入] --> B[时钟发生器]
    B --> C[φ1]
    B --> D[φ2]
    B --> E[φ1d 延迟版本]
    B --> F[φ2d 延迟版本]
    C --> G[采样开关]
    E --> H[下极板采样开关]
    D --> I[转移开关]
    F --> J[下极板转移开关]

设计时钟发生器时有一个容易忽略的细节：时钟的上升沿和下降沿要陡峭。如果边沿太缓，开关的导通电阻会经历一个较长的“半导通”区间，此时电荷注入和时钟馈通的影响会加剧。时钟缓冲器的尺寸要足够大，驱动能力要匹配开关管的栅电容。

11.1.3 开关电容等效电阻的精度

前面推导了 \(R_{eq} = 1/(C f_s)\)，这个公式看起来简单，但有几个隐含假设需要留意。

第一，假设开关是理想的，导通电阻为零。实际开关的导通电阻 \(R_{on}\) 不为零，电荷转移需要时间。如果 \(R_{on} C\) 时间常数不够小，采样就不完全，等效电阻会偏离理想值。

第二，假设时钟占空比和频率稳定。时钟频率由晶振或PLL提供，精度可以做得很高，这不是主要误差源。

第三，电容值本身会随温度和电压变化。MOS电容（栅氧化层电容）的电压系数较大，而金属-绝缘层-金属（MIM）电容的电压系数很小。高精度设计中应优先使用MIM电容或金属叉指电容。

开关电容等效电阻的精度受限于电容比精度和时钟精度。在0.18μm CMOS工艺中，MIM电容匹配精度可达0.1%，晶振时钟精度优于10ppm。相比之下，片上多晶硅电阻能做到±20%已经是好工艺了。高精度模拟前端优先采用开关电容电路。

11.2 非理想效应

理想模型帮助我们理解原理，但流片回来发现性能不对，问题往往出在非理想效应上。开关电容电路的非理想效应主要有三类：开关导通电阻、电荷注入、时钟馈通。前两类影响采样精度，第三类影响信号通路。

11.2.1 开关导通电阻

MOS开关的导通电阻是栅压和沟道尺寸的函数。对NMOS开关：

\[ R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})} \]

当输入信号摆幅较大时，\(V_{GS}\) 随输入变化，导通电阻也跟着变。这会产生两个问题：一是采样时间常数随信号变化，导致采样时刻不确定；二是导通电阻的非线性会直接调制到采样值上。

用互补开关（CMOS传输门）可以在一定程度上稳定导通电阻，因为NMOS和PMOS的电阻变化趋势相反，并联后总电阻的平坦度好很多。另一种思路是“自举开关”（bootstrap switch），把栅压抬到 \(V_{DD} + V_{in}\)，让 \(V_{GS}\) 保持恒定。自举开关在高速高精度ADC中几乎是标配。

采样时间常数的要求是：在给定的采样时间内，电容电压要稳定到所需精度。对 \(N\) 位精度，要求

\[ t_{sample} \geq (N+1) \ln 2 \cdot R_{on} C \]

举例来说，一个12位ADC，采样电容 \(2\,\text{pF}\)，采样时间 \(4\,\text{ns}\)，要求 \(R_{on} \leq 4\,\text{ns} / (13 \times 0.693 \times 2\,\text{pF}) \approx 222\,\Omega\)。这个值不算苛刻，但如果采样电容增大到 \(10\,\text{pF}\)（低噪声设计常需要），导通电阻就要压到 \(44\,\Omega\) 以下，开关尺寸就要做得很大，随之而来的电荷注入问题会更严重。

11.2.2 电荷注入

MOS开关导通时，沟道里存在反型层电荷。开关关断时，这部分电荷必须从沟道中泄放。问题在于：这些电荷往哪边走？

电荷注入的经典模型是：沟道电荷 \(Q_{ch}\) 在关断瞬间被“劈”成两半，一半流向信号源，一半流向采样电容。流向采样电容的那部分电荷会改变电容上的电压，造成采样误差。误差电压近似为

\[ \Delta V = \frac{Q_{ch}/2}{C} = \frac{W L C_{ox} (V_{GS} - V_{TH})}{2C} \]

注意这个误差电压与输入信号有关——\(V_{GS}\) 随输入变化，所以电荷注入不仅产生直流失调，还引入非线性。

缓解电荷注入的常用方法：

互补开关。NMOS和PMOS的沟道电荷极性相反，关断时注入的电荷可以部分抵消。完全抵消很难，因为两种管的沟道电荷量不相等，时序也有差异。

下极板采样。这是最有效的方法。让采样电容的底板（远离开关的那块极板）先断开，顶板后断开。电荷注入主要发生在底板，而底板接到的是固定电位（如共模电压），注入的电荷不影响信号。代价是需要多一路延迟时钟。

虚拟开关。在采样开关旁边并联一个尺寸减半、由互补时钟控制的虚拟开关。虚拟开关关断时注入的电荷与主开关的注入电荷极性相反，理论上可以抵消。工艺偏差和边缘效应使得完全抵消不现实。

11.2.3 时钟馈通

时钟馈通是开关的栅-漏（或栅-源）寄生电容 \(C_{gd}\) 造成的。时钟跳变时，通过 \(C_{gd}\) 耦合到采样电容上的电荷为

\[ \Delta Q_{feed} = C_{gd} \cdot \Delta V_{clk} \]

与电荷注入不同，时钟馈通与输入信号无关（假设 \(C_{gd}\) 不随电压变化），所以它主要产生直流失调，不引入非线性。失调在某些应用中也是问题，比如高精度比较器。

减小时钟馈通的方法与电荷注入类似：互补开关、下极板采样、虚拟开关都有效。时钟摆幅越小，馈通越小——这就是为什么有些设计用 \(V_{DD}/2\) 摆幅的时钟而不是满摆幅。

11.2.4 开关电容运放的非理想因素

开关电容电路几乎总是和运算放大器配合使用。运放的有限增益、有限带宽、有限摆率都会影响电荷转移的精度。

有限增益的影响：电荷转移完成后，运放输入端存在残余电压 \(V_{in}/A\)，导致转移不完整。对 \(N\) 位精度，要求运放直流增益满足

\[ A > 2^N \]

12位精度需要增益大于4096（约72dB），16位精度需要大于65536（约96dB）。单级共源共栅运放可以做到60-70dB，两级运放可以做到90-100dB。

有限带宽的影响：运放建立时间是 \(1/(2\pi \cdot GBW)\) 量级。要在半个时钟周期内建立到所需精度，要求

\[ GBW > \frac{(N+1) \ln 2}{\pi \cdot t_{half}} \]

举例：时钟频率 \(10\,\text{MHz}\)，半周期 \(50\,\text{ns}\)，12位精度，要求 \(GBW > 13 \times 0.693 / (\pi \times 50\,\text{ns}) \approx 57\,\text{MHz}\)。这只是单极点近似，实际还要考虑相位裕度和二阶效应，留出2-3倍裕量是常见的做法。

11.3 典型应用

11.3.1 开关电容滤波器

开关电容滤波器是这门技术最经典的应用。先看一阶低通滤波器。

连续时间一阶低通滤波器的传输函数是

\[ H(s) = \frac{1}{1 + sRC} \]

用开关电容等效电阻替换 \(R\)，得到

\[ H(z) = \frac{C_1/C_2}{1 - (1 - C_1/C_2) z^{-1}} \]

注意这个传输函数只取决于电容比 \(C_1/C_2\)，与时钟频率的绝对值无关（实际滤波器的截止频率与时钟频率成正比）。电容匹配做得好，滤波器的频率响应就精确。改变时钟频率就能改变截止频率，实现可调滤波器。

二阶滤波器（双二阶结构）是更实用的构建块。一个典型的开关电容双二阶滤波器可以同时实现低通、带通和高通输出。设计时，把连续时间原型（如Butterworth、Chebyshev）的传输函数通过双线性变换映射到 \(z\) 域，然后确定各电容比值。

设计中有几个经验值可以参考。开关电容滤波器的动态范围受限于运放的输出摆幅和噪声。电容越大，噪声越小（\(kT/C\) 噪声与电容成反比），但面积和功耗随之增加。设计者需要在噪声、面积、功耗之间权衡。

一个常见的错误是：仿真时用理想开关，流片后性能大幅下降。原因多半是忽略了开关导通电阻与采样电容形成的时间常数。仿真时一定要用实际尺寸的MOS开关，并做PVT（工艺-电压-温度）角仿真。

11.3.2 开关电容比较器

比较器是ADC的核心模块。开关电容比较器利用电容上的电荷存储来实现输入失调的自动消除——这就是“自动调零”（auto-zeroing）技术。

基本思路分两步。第一步，开关把比较器的输入和输出短接，电容存储失调电压。第二步，开关切换，输入信号通过电容耦合到比较器输入端，此时失调被抵消。

自动调零比较器的精度受限于几个因素：失调存储电容上的 \(kT/C\) 噪声、电荷注入的残余误差、以及比较器在调零相位的建立精度。设计良好的自动调零比较器可以把失调从几十毫伏降到几十微伏。

比较器的速度取决于两个因素：调零阶段的建立时间和比较阶段的再生时间。调零阶段需要电容电压建立到所需精度，比较阶段需要正反馈回路完成再生。这两个时间之和就是比较器的延迟。

11.3.3 Δ-Σ调制器

Δ-Σ调制器是开关电容技术在高精度ADC中的典型应用。它利用过采样和噪声整形，把量化噪声推到高频段，然后用数字滤波器去除。

一阶Δ-Σ调制器的信号传输函数是 \(STF(z) = z^{-1}\)（纯延迟），噪声传输函数是 \(NTF(z) = 1 - z^{-1}\)（一阶高通）。量化噪声被整形，低频段的噪声被大幅压低。每增加一阶，带内噪声降低约 \(6\,\text{dB/octave}\) 的过采样增益，对应约1.5位/倍频程的精度提升。

二阶和三阶Δ-Σ调制器是主流。高阶调制器需要仔细设计 \(NTF\) 的零点位置以保证稳定性。一位量化器（比较器）的线性度天然很好，因为只有两个输出电平，不存在DAC失配问题——这是Δ-Σ调制器能做到16-24位精度的关键。

开关电容Δ-Σ调制器的设计要点：

积分器的建立精度。积分器必须在半个时钟周期内完成电荷转移并建立到所需精度。这决定了运放的GBW和摆率要求。

开关尺寸。输入开关和DAC反馈开关的尺寸要仔细设计。开关太大，电荷注入严重；开关太小，导通电阻大，建立时间不够。

时钟抖动。Δ-Σ调制器对时钟抖动敏感，因为抖动直接转化为采样误差。对音频应用（\(f_s = 6.144\,\text{MHz}\)），时钟抖动需要控制在几十皮秒以内。

参考电压的稳定性。DAC反馈的精度直接取决于参考电压。参考电压的建立时间要快，否则每个时钟周期的反馈电荷量不一致。

11.4 设计流程与仿真验证

开关电容电路的设计流程可以总结为：从连续时间原型出发，通过变换得到离散时间传输函数，再映射到开关电容实现。仿真验证需要覆盖多个层面。

11.4.1 从规格到拓扑

设计一个开关电容滤波器，第一步是明确规格：通带纹波、阻带衰减、截止频率、采样频率。然后选择原型滤波器（Butterworth、Chebyshev、Elliptic），用滤波器设计工具得到连续时间传输函数。

接下来做双线性变换。注意预畸变（pre-warping）：双线性变换会压缩频率轴，需要在设计原型时对截止频率做预畸变补偿：

\[ \omega_{pre} = \frac{2}{T_s} \tan\left(\frac{\omega_c T_s}{2}\right) \]

11.4.2 仿真策略

开关电容电路的仿真有几个层次：

理想开关仿真。用理想开关模型验证拓扑和电容比是否正确。这一层仿真速度快，适合验证传输函数。

晶体管级仿真。用实际MOS开关和运放电路，做瞬态仿真。瞬态仿真的步长要足够小（通常小于时钟周期的1/100），否则采样时刻的精度不够。

噪声仿真。开关电容电路的噪声包括 \(kT/C\) 噪声和运放噪声。\(kT/C\) 噪声在采样瞬间被采样到电容上，需要在瞬态噪声仿真中设置合适的噪声源。

PVT角仿真。至少跑tt、ff、ss三个工艺角，加上温度范围和高低电源电压。开关电容电路对时钟边沿和开关尺寸敏感，PVT仿真能暴露设计裕量不足的问题。

11.4.3 常见设计错误

流片评审中见过不少开关电容电路的问题，有几个反复出现的错误值得提一下。

时钟馈通路径不对称。差分结构中，两条信号路径的开关尺寸和寄生电容必须对称。任何不对称都会把共模时钟信号转换为差模误差。

采样电容过小。为了省面积把采样电容做小，结果 \(kT/C\) 噪声超标。每减小一半电容，噪声功率翻倍。对16位精度，采样电容通常需要几pF以上。

运放建立时间不足。仿真时用理想运放一切正常，换成实际运放后性能急剧下降。问题往往出在运放的摆率——电荷转移的初始阶段，运放输出需要快速摆动，如果摆率不够，建立时间会拖长。

忽略开关的体效应。深N阱工艺中，NMOS开关的衬底可以单独接，但很多设计图省事把衬底接地。当输入信号接近地电位时，开关的阈值电压升高，导通电阻增大。对输入摆幅较大的应用，应该用传输门或自举开关。

11.5 本章小结

开关电容电路的核心思想是用电容比和时钟频率来替代电阻绝对值，从而获得高精度和高可调性。这一章覆盖了三个层面：

基础层面，电荷转移和等效电阻的概念。\(R_{eq} = 1/(C f_s)\) 这个公式是理解一切开关电容电路的基础。

非理想效应层面，开关导通电阻、电荷注入、时钟馈通的影响及缓解方法。这些效应决定了电路能达到的实际精度。

应用层面，开关电容滤波器、自动调零比较器和Δ-Σ调制器。这三个应用分别展示了开关电容技术在滤波精度、失调消除和高分辨率转换方面的优势。

下一章讨论功率放大器设计。功率放大器的设计哲学和开关电容电路完全不同——它关心的是效率、热管理和线性度，而不是电容匹配精度。但两者有一个共同点：都需要在多个性能指标之间做权衡，都需要通过反复仿真和迭代来逼近设计目标。