第4章 单级放大器设计

上一章建立了MOSFET的小信号模型，得到了跨导 \(g_m\) 和输出电阻 \(r_o\) 这两个核心参数。现在可以回答一个基本问题：一个晶体管到底能放大多少信号？答案就在单级放大器的三种基本拓扑里——共源、共漏、共栅。它们分别对应电压放大、电压缓冲和电流缓冲三种角色，是所有复杂模拟模块的砖瓦。

4.1.1 共源放大器

共源放大器（Common Source，CS）是模拟IC设计中使用频率最高的单级结构。输入加在栅极，输出取自漏极，源极接交流地。名字里的“共”指的是输入和输出共享的端子——这里源极是公共端。

4.1.2 增益从哪来

回顾小信号模型：栅源电压 \(v_{gs}\) 控制漏极电流 \(i_d = g_m v_{gs}\)，漏极电流流过输出电阻产生电压。共源放大器的核心思想，就是把这个电流信号重新转换回电压。

考虑一个带电阻负载 \(R_D\) 的共源级，小信号等效电路可以简化为一个压控电流源并联输出电阻。漏极节点对地的总电阻是 \(r_o\) 和 \(R_D\) 的并联：

输出电压为 \(v_{out} = -g_m v_{in} (r_o \parallel R_D)\)，负号表示反相。于是电压增益为：

如果 \(R_D \gg r_o\)（比如用理想电流源做负载），增益趋近于 \(-g_m r_o\)。\(g_m r_o\) 称为本征增益（intrinsic gain），是工艺给我们的天花板。在TSMC 180nm工艺中，长沟道NMOS的 \(g_m r_o\) 大约在20到40之间；到了28nm节点，这个数字可能掉到10以下。短沟道效应压缩了 \(r_o\)，这是先进工艺给模拟设计者出的难题。

图1：放大器电路原理图

4.1.3 输入输出阻抗

共源放大器的输入阻抗很高。栅极和沟道之间有氧化层绝缘，直流情况下栅极电流几乎为零。小信号下，输入阻抗近似为无穷大（忽略栅漏交叠电容的密勒效应时）。这个特性让共源级非常适合做高阻抗接口，比如传感器信号的第一级放大。

输出阻抗则直接由电路结构决定。从漏极看进去，看到的是 \(r_o\) 和 \(R_D\) 的并联。要提高增益，就要提高输出阻抗。这就是后来会出现共源共栅（Cascode）结构的原因——在共源管上面叠一个共栅管，把输出阻抗提升 \(g_m r_o\) 倍。但那是第5章的内容，现在先把基本结构吃透。

4.1.4 偏置与工作点

设计共源放大器时，第一步是确定静态工作点。栅极电压决定了漏极电流，漏极电流流过负载电阻产生压降，反过来又限制了漏极电压的摆幅。

设电源电压为 \(V_{DD}\)，负载电阻为 \(R_D\)，静态漏极电流为 \(I_D\)，则漏极静态电压为：

为了保证MOSFET工作在饱和区，需要满足 \(V_{DS} \geq V_{GS} - V_{TH}\)，也就是 \(V_D \geq V_G - V_{TH}\)。如果 \(V_D\) 太低，管子进入线性区，增益急剧下降。输出摆幅的上限是 \(V_{DD}\)（管子截止时），下限是 \(V_{GS} - V_{TH}\)（管子进入线性区的临界点）。摆幅范围：

其中 \(V_{OV} = V_{GS} - V_{TH}\) 是过驱动电压。过驱动电压越小，摆幅越大，但 \(g_m\) 也越小——因为 \(g_m = 2I_D/V_{OV}\)。这是一个基本权衡，后面会展开讨论。

4.1.5 一个手算实例

假设 \(V_{DD} = 1.8\text{V}\)，\(I_D = 100\mu\text{A}\)，\(R_D = 10\text{k}\Omega\)，\(g_m = 1\text{mS}\)，\(r_o = 20\text{k}\Omega\)。则：

静态漏极电压 \(V_D = 1.8 - 0.1\text{mA} \times 10\text{k}\Omega = 0.8\text{V}\)。如果 \(V_{OV} = 0.2\text{V}\)，输出摆幅下限为0.2V，上限1.8V，实际可用摆幅约0.6V。

这个增益看起来不大。要提高增益，最直接的办法是增大 \(R_D\)，但 \(R_D\) 太大意味着静态压降大，摆幅被压缩。用电流源代替电阻负载可以解决这个问题——电流源的直流压降小（只需保证管子饱和），交流阻抗却可以做到很大。这正是模拟IC设计中“有源负载”的基本思路。

4.1.6 共漏与共栅放大器

共源级解决了电压放大的问题，但它的输出阻抗偏高，驱动能力有限。共漏和共栅两种结构从不同方向弥补了这个短板。

4.1.7 共漏放大器：源跟随器

共漏放大器（Common Drain，CD）输入加在栅极，输出取自源极，漏极接交流地。因为输出电压“跟随”输入电压变化，所以也叫源跟随器（Source Follower）。

小信号分析：输出节点在源极，负载是 \(R_S\) 和 \(r_o\) 的并联。栅源电压 \(v_{gs} = v_{in} - v_{out}\)，漏极电流 \(i_d = g_m(v_{in} - v_{out})\)。在输出节点列KCL：

整理得到电压增益：

这个值永远小于1，但当 \(g_m(r_o \parallel R_S) \gg 1\) 时，增益趋近于1。它不放大电压，但有两个宝贵特性：输入阻抗极高，输出阻抗极低。

输出阻抗的计算用除源法：令输入短路，在输出端加测试电压 \(v_t\)，测得电流 \(i_t\)。从源极看进去，看到的是 \(1/g_m\) 和 \(r_o\) 的并联：

典型值在几百欧姆到几千欧姆之间，比共源级的输出阻抗低一到两个数量级。

源跟随器的典型应用是电平移位和缓冲。在运放的输出级，它负责把高阻抗的增益级和低阻抗的负载隔离开。但要注意，源跟随器有直流电平偏移——输出比输入低一个 \(V_{GS}\)。在多级级联时，这个偏移会累积，需要设计者统一规划。

图2：LTspice中的反相放大器设计

4.1.8 共栅放大器：电流输入

共栅放大器（Common Gate，CG）输入加在源极，输出取自漏极，栅极接交流地。信号从源极进入，从漏极取出。

小信号分析：栅极交流接地，所以 \(v_{gs} = -v_{in}\)（源极电压上升，栅源电压下降）。漏极电流 \(i_d = -g_m v_{in}\)。输出节点对地电阻为 \(r_o \parallel R_D\)，输出电压：

电压增益和共源级形式相同：\(A_v = g_m(r_o \parallel R_D)\)，但这里没有负号——共栅级是同相放大。

共栅级的输入阻抗很低。从源极看进去：

这个特性让共栅级适合做电流输入。在电流模式电路中，低输入阻抗意味着输入端电压变化很小，电流可以几乎无损耗地注入。

共栅级还有一个重要应用是阻抗匹配。在射频接收前端，LNA（低噪声放大器）经常用共栅结构实现50Ω输入匹配——只要设计 \(1/g_m = 50\Omega\) 即可，不需要额外的匹配网络。

4.1.9 三种结构对比

三种单级放大器的核心参数对比如下：

一个记忆技巧：看哪个端子是输入和输出的公共端。输入输出共享源极，就是共源；共享漏极，就是共漏；共享栅极，就是共栅。公共端通常接交流地或固定电位。

4.1.10 放大器性能权衡

设计放大器从来不是单目标优化。增益、带宽、功耗、噪声、摆幅，这些指标互相拉扯，改一个就动一串。这一节讨论最核心的三组权衡关系。

4.1.11 增益与带宽

回顾共源放大器的增益 \(A_v = g_m(r_o \parallel R_D)\)。要提高增益，可以增大 \(g_m\) 或增大负载阻抗。但放大器在高频下还有寄生电容——MOSFET的栅源电容 \(C_{gs}\)、栅漏电容 \(C_{gd}\)，以及负载电容 \(C_L\)。这些电容和输出电阻构成一个低通极点，限制了带宽。

考虑一个简化模型：输出节点对地总电容为 \(C_{out}\)，输出电阻为 \(R_{out} = r_o \parallel R_D\)，则-3dB带宽为：

增益和带宽的乘积：

这个乘积只取决于 \(g_m\) 和输出电容，与负载电阻无关。也就是说，在给定工艺和电流的条件下，增益带宽积（GBW）是一个近似常数。想多要增益，就得牺牲带宽；反过来也一样。

这个约束的实际含义很直接。假设你设计一个增益为100倍的共源级，输出电容200fF，\(g_m\) 为1mS，那么带宽上限约为 \(g_m/(2\pi \cdot 100 \cdot C_{out}) \approx 8\text{MHz}\)。如果应用只需要10倍增益，同样的 \(g_m\) 和电容可以把带宽推到80MHz。指标定下来之后，GBW的分配比例就是设计自由度的核心。

4.1.12 功耗与速度

功耗和速度的权衡同样绕不开。MOSFET的跨导由下式决定：

增大 \(I_D\) 可以增大 \(g_m\)，从而提高增益和带宽，但功耗也上去了。在电池供电的便携设备中，功耗预算是硬约束。一颗蓝牙耳机里的模拟前端，总电流预算可能只有几百微安，分给每个放大器的可能只有几十微安。

在低电流下获得足够 \(g_m\) 的办法是增大宽长比 \(W/L\)。但 \(W\) 太大意味着寄生电容增大，带宽反而下降。这里又出现一个优化点：在给定 \(I_D\) 下，存在一个最优的 \(W/L\) 使增益带宽积最大。

4.1.13 摆幅与线性度

输出摆幅和线性度是另一对矛盾。摆幅要求输出信号能覆盖足够大的电压范围，这需要MOSFET在整个摆幅范围内都工作在饱和区。线性度要求增益在信号变化时保持恒定，这需要工作点不要偏离太远。

MOSFET的 \(I_D\)-\(V_{GS}\) 关系是平方律的，\(g_m\) 随 \(V_{GS}\) 线性变化。输入信号越大，\(g_m\) 变化越明显，输出波形失真越严重。改善线性度的方法包括：增大过驱动电压（让 \(g_m\) 对 \(V_{GS}\) 的敏感度降低）、采用负反馈、使用差分结构抵消偶次谐波。

但增大过驱动电压意味着减小 \(g_m\)（给定 \(I_D\) 下），增益下降。这是线性度和增益之间的直接冲突。

4.1.14 一个设计实例：音频前置放大器

把这些权衡放到一个具体例子里。设计一个用于驻极体麦克风的音频前置放大器，指标如下：

• 增益：20dB（10倍）
• 带宽：20Hz ~ 20kHz
• 电源：3.3V单电源
• 功耗：< 100μA

采用共源放大器，负载用PMOS电流源（有源负载）。设计步骤：

第一步：确定电流预算。 总电流100μA，分配给放大管60μA，负载管40μA。

第二步：计算所需 \(g_m\)。 有源负载的等效输出电阻约等于 \(r_{o1} \parallel r_{o2}\)。假设 \(r_{o1} = r_{o2} = 50\text{k}\Omega\)，则 \(R_{out} = 25\text{k}\Omega\)。需要增益10倍：

第三步：确定 \(W/L\)。 在 \(I_D = 60\mu\text{A}\) 下，\(g_m = \sqrt{2\mu_n C_{ox}(W/L)I_D}\)。取 \(\mu_n C_{ox} = 200\mu\text{A/V}^2\)：

取 \(W/L = 7\)。

第四步：验证带宽。 输出节点电容主要是 \(C_{gd1} + C_{gd2} + C_L\)。设总电容 \(C_{out} = 200\text{fF}\)，则：

远大于20kHz的要求，带宽裕量充足。

第五步：验证摆幅。 输出静态点设为 \(V_{DD}/2 = 1.65\text{V}\)。PMOS电流源的饱和压降约 \(V_{OV2} = 0.15\text{V}\)，NMOS的 \(V_{OV1} = 2I_D/g_m = 0.3\text{V}\)。输出摆幅范围约 \(0.3\text{V} \sim 3.15\text{V}\)，对麦克风信号（毫伏级）绰绰有余。

这个设计过程展示了单级放大器设计的基本流程：从指标出发，先定电流，再算尺寸，最后验证。实际工程中可能需要迭代几次才能收敛，但核心逻辑不变。

我在Cadence中搭过这个电路做仿真验证。用TSMC 180nm工艺模型，\(W/L=7/1\)，\(I_D=60\mu\text{A}\)，实测增益为19.2dB，与手算的20dB相差不到1dB。带宽仿真结果为28MHz，比手算略低，主要因为忽略了密勒效应对 \(C_{gd}\) 的倍增。摆幅范围实测为0.35V到3.1V，与手算基本吻合。这个例子说明，手算虽然粗糙，但作为设计的起点是可靠的。

4.1.15 如何选择拓扑

面对一个放大任务，怎么选拓扑？我的建议是：

• 需要电压增益，信号源阻抗高，负载阻抗中等——用共源级
• 需要驱动低阻抗负载，不要求电压增益——用共漏级
• 信号以电流形式输入，或者需要低输入阻抗——用共栅级
• 需要更高增益，且工艺允许——用共源共栅（第5章内容）

多数情况下，一个完整的模拟模块不会只用一种拓扑。运放的输入级用差分对（共源变体），中间级用共源或共源共栅，输出级用源跟随器或共源级——三种结构各司其职。

4.1.16 本章小结

单级放大器是模拟IC设计的基本功。共源级提供电压增益，共漏级提供缓冲，共栅级提供电流输入。它们的核心参数都可以用 \(g_m\) 和 \(r_o\) 表达。MOSFET的小信号参数是分析模拟电路的基础。

设计中的权衡无处不在：增益与带宽互相制约，功耗与速度互相拉扯。摆幅和线性度之间的冲突，往往通过调整过驱动电压来平衡。这些权衡没有标准答案，只有针对具体应用的最优解。

下一章将讨论差分放大器和电流镜。差分结构解决共模干扰和偏置问题，电流镜提供稳定的偏置和有源负载。它们是运放设计的关键模块。

动手练习：用Cadence ADE搭一个共源放大器，负载用电阻。扫描 \(R_D\) 从1kΩ到50kΩ，观察增益和输出摆幅的变化。再用PMOS电流源代替电阻，比较两种负载下的增益和摆幅。这个练习能帮你直观感受本章讨论的权衡关系。