第10章 开关电容电路

10.1.1 从电阻到开关电容

上一章讨论带隙基准时，我们反复遇到同一个问题：CMOS工艺中电阻的绝对值变化可达±20%，而电容比值的失配通常在0.1%量级。这个数量级差异让设计者想到一个替代方案——用电容来模拟电阻。

开关电容（Switched-Capacitor，SC）电路的核心思想很直接：用受时钟控制的开关和电容，模拟电阻的行为。这个替换改变了模拟集成电路的设计范式。滤波器、放大器、比较器和数据转换系统不再依赖RC时间常数的绝对值，而是依赖时钟周期和电容比值——这两者都可以做得非常精确。

开关电容电路的基本结构如图10.1所示。电容 \(C\) 通过两个开关交替连接到输入和输出节点。开关由两相不重叠时钟 \(\phi_1\) 和 \(\phi_2\) 控制，两相之间插入死区时间，确保任何时刻至多只有一个开关导通。

10.1.2 开关电容的基本原理

10.1.3 等效电阻

在 \(\phi_1\) 相，\(S_1\) 闭合，\(S_2\) 断开，电容 \(C\) 充电至输入电压 \(V_{in}\)，存储电荷 \(Q = C V_{in}\)。在 \(\phi_2\) 相，\(S_1\) 断开，\(S_2\) 闭合，电容连接到输出节点，电荷转移到输出端。

时钟频率为 \(f_{clk}\)，周期 \(T_{clk} = 1/f_{clk}\)，每个周期从输入转移的电荷量为：

\(\Delta Q = C(V_{in} - V_{out})\)

平均电流为：

\(I_{avg} = \frac{\Delta Q}{T_{clk}} = C f_{clk} (V_{in} - V_{out})\)

这个电流与电压差成正比，符合欧姆定律的形式。开关电容的等效电阻为：

\(R_{eq} = \frac{1}{C f_{clk}}\)

一个1pF的电容，在100MHz时钟下，等效电阻为10kΩ。调整电容值或时钟频率，可以“合成”任意阻值的电阻。

flowchart LR
    A[输入电压 Vin] -->|φ1闭合| B[电容C充电至Vin]
    B -->|φ2闭合| C[电荷转移至输出]
    C --> D[输出节点 Vout]
    D -->|下一周期| A

10.1.4 不重叠时钟与电荷注入

如果 \(\phi_1\) 和 \(\phi_2\) 存在重叠，输入和输出会短暂短路，破坏电荷转移的准确性。不重叠时钟在两相之间插入死区时间。死区太短，无法保证不重叠；死区太长，开关亚阈值漏电会降低精度。

MOS开关从导通切换到关断时，沟道中的电荷通过源漏两端泄放，一部分注入采样电容，造成电压误差。对于 \(W/L\) 的NMOS开关，注入电荷约为：

\(Q_{inj} = \frac{1}{2} W L C_{ox} (V_{GS} - V_{TH})\)

减小电荷注入的方法包括：使用CMOS传输门、添加虚拟开关（dummy switch）吸收注入电荷、采用下极板采样（bottom-plate sampling）技术。

10.1.5 频域特性

开关电容电路是离散时间系统。采样过程使信号频谱在时钟频率整数倍处产生镜像。输入信号中频率高于 \(f_{clk}/2\) 的分量会折叠到低频段，造成不可恢复的失真，这就是混叠效应。

几乎所有开关电容电路前端都需要抗混叠滤波器。这个RC低通滤波器不需要精确，只需粗略衰减高频分量，精确的频率选择由后级开关电容滤波器完成。

10.1.6 开关电容滤波器

10.1.7 从有源RC到开关电容

连续时间有源RC滤波器的截止频率为：

\(f_{3dB} = \frac{1}{2\pi RC}\)

RC乘积的绝对值在工艺中变化很大——电阻±20%，电容±10%，合计可达±30%。通信系统中的信道选择滤波器需要精确的频率响应，这样的精度远远不够。

开关电容滤波器用开关电容替代电阻后，时间常数变为：

\(\tau = R_{eq} C_2 = \frac{C_2}{C_1 f_{clk}}\)

\(C_1\) 是开关电容，\(C_2\) 是积分电容。时间常数由电容比值和时钟频率决定。电容比值在芯片上可以做到0.1%的匹配精度，时钟频率由晶振提供，精度可达ppm量级。开关电容滤波器的频率精度可以做到0.1%甚至更好。

10.1.8 一阶低通滤波器

一阶开关电容低通滤波器由一个开关电容（\(C_1\) 和两个开关）、一个积分电容 \(C_2\) 和运算放大器组成。\(\phi_1\) 相 \(C_1\) 充电至 \(V_{in}\)，\(\phi_2\) 相 \(C_1\) 的电荷转移到 \(C_2\)。输入电压保持不变时，经过多个周期，输出电压逐渐趋近输入电压。

z域传输函数为：

\(H(z) = \frac{C_1/C_2}{1 - (1 - C_1/C_2) z^{-1}}\)

极点位于 \(z = 1 - C_1/C_2\)，由电容比值决定，与时钟频率的绝对值无关。

这里的“低通”在离散时间域定义。连续时间域的频率响应通过 \(z = e^{j\omega T_{clk}}\) 映射得到。当信号频率远低于时钟频率时（\(\omega T_{clk} \ll 1\)），离散时间滤波器接近连续时间滤波器，等效截止频率为：

\(f_{3dB} \approx \frac{C_1}{C_2} \cdot \frac{f_{clk}}{2\pi}\)

10.1.9 二阶滤波器

一阶滤波器的滚降特性只有20dB/dec，通信系统中的信道选择滤波器通常需要二阶、四阶甚至更高阶。

二阶开关电容滤波器可以采用类似有源RC的级联结构，也可以用开关电容双二阶（biquad）滤波器——在一个运算放大器周围配置多个开关电容和电容，直接实现二阶传输函数：

\(H(z) = \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 + b_1 z^{-1} + b_2 z^{-2}}\)

系数 \(a_i\) 和 \(b_i\) 由各个电容的比值决定。选择不同的电容组合，可以实现低通、高通、带通或陷波特性。

高阶滤波器通过级联多个双二阶节实现。每一级输出连接到下一级输入，级间用缓冲器隔离。级联结构的好处是每一级可以独立设计和调试，缺点是级间阻抗加载效应需要仔细考虑。

10.1.10 开关电容放大器

10.1.11 积分器

开关电容积分器由一个开关电容、一个积分电容和一个运算放大器组成。\(\phi_1\) 相输入电压对 \(C_1\) 充电，\(\phi_2\) 相 \(C_1\) 上的电荷转移到反馈电容 \(C_2\)。输入信号在每个 \(\phi_1\) 相采样一次，输出电压在每个 \(\phi_2\) 相结束时更新：

\(V_{out}[n] = V_{out}[n-1] - \frac{C_1}{C_2} V_{in}[n-1/2]\)

\(n\) 表示时钟周期序号，\(n-1/2\) 表示 \(\phi_1\) 相的中点时刻。这个差分方程描述了一个离散时间积分器，增益由电容比值 \(C_1/C_2\) 决定。

积分器精度取决于电容比值的匹配。使用单位电容（unit capacitor）阵列可以实现0.1%的匹配精度。要获得 \(C_1/C_2 = 0.5\) 的比值，用两个单位电容并联作为 \(C_1\)，四个单位电容并联作为 \(C_2\)。这种单位电容设计方法在开关电容电路中被广泛采用。

10.1.12 增益放大器

开关电容增益放大器在每个时钟周期内完成一次完整的放大操作，不累积电荷。\(\phi_1\) 相输入电压对 \(C_1\) 充电，运算放大器处于复位状态（输出和反相输入端短接）。\(\phi_2\) 相 \(C_1\) 连接到运算放大器反相输入端，电荷转移到反馈电容 \(C_2\)，输出电压为：

\(V_{out} = -\frac{C_1}{C_2} V_{in}\)

增益完全由电容比值决定，与运算放大器开环增益无关（只要开环增益足够大）。这就是开关电容放大器的核心优势：精度高、不受工艺变化影响。

流水线ADC（Pipelined ADC）中，这种放大器被广泛用于残差放大。1.5位/级的流水线ADC每级需要实现2倍残差增益，用 \(C_1 = 2C_2\) 的电容比即可获得精确的2倍增益。

10.1.13 相关双采样

开关电容放大器的固有问题是运算放大器失调电压直接叠加在输出上。16位ADC的前端，这个失调可能成为限制精度的主要因素。

相关双采样（Correlated Double Sampling，CDS）技术可以消除失调。\(\phi_1\) 相将失调电压存储在电容上，\(\phi_2\) 相从信号中减去这个存储的失调。CDS可以将等效失调降低到微伏量级，代价是增加了电路复杂度和功耗。

另一种消除失调的方法是斩波稳定（chopper stabilization），第8章讨论运算放大器时已经介绍过。CDS适合采样保持和逐次逼近ADC，斩波稳定适合连续时间信号处理。

10.1.14 开关电容比较器

10.1.15 工作原理

比较器是模数转换器的核心模块。开关电容比较器包括输入采样电容、比较器核心（通常是锁存器）和开关网络。采样相输入电压和参考电压分别对电容充电，比较相电容上的电荷重新分配，产生比较结果。

以差分输入为例，采样相：

\(V_{C1} = V_{in+} - V_{ref+}, \quad V_{C2} = V_{in-} - V_{ref-}\)

比较相电容连接到比较器差分输入端：

\(V_{comp} = (V_{in+} - V_{in-}) - (V_{ref+} - V_{ref-})\)

比较器判断 \(V_{comp}\) 的正负，输出数字结果。比较阈值完全由采样电容上的电荷决定，采用CDS技术后不受比较器失调影响。

10.1.16 动态比较器

高速ADC中，动态比较器（dynamic comparator）因零静态功耗和高速度成为主流。时钟信号控制锁存器的再生过程：比较相开始时输出节点预充电到电源电压，输入差分信号决定哪个输出节点放电更快。

动态比较器的失调电压主要来自输入对管的失配。\(W/L\) 的输入对管，失调电压方差约为：

\(\sigma_{V_{os}}^2 = \frac{A_{VT}^2}{WL} + \frac{A_{VTH}^2}{WL}\)

\(A_{VT}\) 和 \(A_{VTH}\) 是工艺相关的失配参数。65nm工艺中 \(A_{VT}\) 约为3-5 mV·μm。要将失调控制在1mV以内，输入对管面积需要做到 \(WL > 25 \mu m^2\)。

增大输入对管面积降低失调，但增加了寄生电容，降低了速度。使用较大尺寸的输入对管配合CDS技术，可以在不牺牲速度的情况下获得较低的失调。

10.1.17 非理想因素

10.1.18 开关导通电阻与建立时间

MOS开关的导通电阻与电容构成RC充电回路。采样相电容充电到输入电压需要一定时间，建立时间不足则采样值存在误差。

开关导通电阻为：

\(R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})}\)

\(W/L = 10/0.18\) 的NMOS开关在0.18μm工艺中 \(R_{on}\) 约为几百欧姆。采样电容1pF时，RC时间常数为几百皮秒。10位精度需要约7个时间常数（\(e^{-7} \approx 0.001\)），即约2-3ns。

提高开关速度的方法包括：增大开关尺寸（但增加电荷注入）、使用CMOS传输门、使用时钟自举（clock boosting）技术。时钟自举将时钟电压提升到电源电压以上，降低开关导通电阻，常用于高速ADC的采样开关。

10.1.19 运算放大器有限增益与带宽

理想运算放大器开环增益和带宽为无穷大。实际电路中，有限增益和有限带宽都会引入误差。

有限增益导致电荷转移不完全。\(\phi_2\) 相结束时运算放大器输入端存在残余电压 \(V_{in}/(1+A_0)\)，输出电压偏离理想值。增益60dB的运算放大器，这个误差约为0.1%。

有限带宽导致建立时间不足。运算放大器单位增益带宽 \(f_u\) 决定闭环建立速率。一阶系统建立到 \(N\) 位精度所需时间约为：

\(t_{settle} \approx \frac{N \ln 2}{2\pi f_u} \cdot \frac{1}{1 + C_1/C_2}\)

根据时钟频率和精度要求选择合适的运算放大器带宽。高速开关电容电路中，运算放大器功耗往往占总功耗的很大比例。

10.1.20 时钟馈通与电荷注入的消除

时钟馈通（clock feedthrough）是时钟信号跳变时通过开关的栅漏/栅源寄生电容耦合到采样电容上的误差电压：

\(\Delta V = \frac{C_{gd}}{C_{gd} + C_s} \cdot \Delta V_{clk}\)

\(C_{gd}\) 是开关的栅漏寄生电容，\(C_s\) 是采样电容。\(W = 1\mu m\) 的开关 \(C_{gd}\) 约为0.5fF。采样电容1pF、时钟摆幅1.8V时，馈通电压约为0.9mV。16位精度（LSB约为几十微伏）下，这个误差不可接受。

下极板采样（bottom-plate sampling）是消除电荷注入和时钟馈通的标准方法。采样相结束时先断开连接电容下极板的开关（上极板开关仍导通），注入电荷从下极板流向低阻节点，不影响上极板存储的电荷，然后再断开上极板开关。

下极板采样在逐次逼近ADC（SAR ADC）中被广泛采用。开关电容电路的精度极限往往不是由电容匹配决定，而是由这些寄生效应决定。

10.1.21 设计流程

10.1.22 设计步骤

开关电容电路设计遵循系统化流程：

第一步：确定系统规格。 信号带宽、动态范围、精度（ENOB）、时钟频率、功耗预算。这些规格决定电路的基本架构选择。

第二步：选择电路架构。 高精度低速度的应用选逐次逼近结构，高速度中等精度的应用选流水线结构。

第三步：确定电容值。 电容值的选择考虑kT/C噪声、匹配精度和功耗。采样电容越大，kT/C噪声越低，但功耗和面积也越大。

第四步：设计运算放大器。 增益、带宽、摆率和噪声必须满足系统规格。

第五步：设计开关和时钟。 选择合适的开关尺寸，设计不重叠时钟生成电路，确保电荷注入和时钟馈通在可接受范围内。

第六步：仿真验证。 使用Spectre或HSPICE进行晶体管级仿真。瞬态仿真需要模拟多个时钟周期，直到电路达到稳态。

10.1.23 电容值的选择

kT/C噪声给出了电容值的下限：

\(\overline{v_n^2} = \frac{kT}{C_s}\)

满量程为 \(V_{FS}\) 的 \(N\) 位系统，热噪声必须小于量化噪声：

\(\frac{kT}{C_s} < \frac{V_{FS}^2}{12 \cdot 2^{2N}}\)

1.8V电源电压、16位精度的系统，采样电容需要大于约10pF。65nm工艺中MIM电容密度约为2fF/μm²，10pF需要5000μm²。

精度每提高一位，采样电容需增大四倍，功耗也随之增加。这就是高精度数据转换器功耗较高的原因。

10.1.24 仿真技巧

瞬态仿真步长必须足够小以捕捉开关切换的瞬态行为，通常设置为时钟周期的1/100到1/1000。仿真时间必须足够长让电路达到稳态，高Q值滤波器可能需要数千个时钟周期。

Cadence ADE提供了多种工具辅助开关电容电路仿真。PSS（Periodic Steady-State）分析直接计算稳态响应，比瞬态仿真快几个数量级。PAC（Periodic AC）分析计算频率响应。

10.1.25 应用

10.1.26 数据转换器

几乎所有现代ADC和DAC都采用开关电容技术。

SAR ADC由比较器、开关电容DAC和数字控制逻辑组成。开关电容DAC利用电容阵列的电荷再分配实现逐次逼近。12位SAR ADC的电容阵列包含4096个单位电容，通过开关网络连接到比较器输入端。

流水线ADC利用开关电容增益放大器实现残差放大。每一级将输入信号量化为若干位，残差放大后传递给下一级。

ΔΣ ADC的调制器大量使用开关电容积分器。过采样和噪声整形技术使ΔΣ ADC可以实现20位以上的精度，代价是速度和功耗。

10.1.27 通信系统

无线通信系统的信道选择滤波器需要精确的频率响应。5G通信信道带宽从5MHz到100MHz不等，滤波器截止频率必须精确设定在信道边缘。

开关电容滤波器可以实现0.1%的频率精度，远优于连续时间滤波器。手机射频前端中，开关电容滤波器用于基带信号处理，实现信道选择和干扰抑制。接收机将射频信号下变频到基带，通过开关电容低通滤波器选择目标信道，滤除相邻信道干扰。滤波器时钟频率由晶体振荡器提供，确保频率精度。

10.1.28 电源管理

电荷泵（charge pump）利用开关电容实现电压转换，不需要电感，体积小、成本低。

Dickson电荷泵通过多级电容串联实现电压倍增。闪存编程电路中，电荷泵将3.3V电源升压到20V以上，用于擦写浮栅晶体管。

开关电容DC-DC转换器（SC converter）没有电感，没有电磁干扰问题，功率密度更高。效率受限于电容充放电的固有损耗，通常在80%-90%之间，低于电感式转换器的95%以上。

10.1.29 发展趋势

10.1.30 先进工艺节点下的挑战

工艺节点从0.18μm缩小到28nm甚至更小，开关电容电路面临新挑战。

电源电压持续降低。28nm工艺中核心器件电源电压仅为0.9V，限制了信号摆幅，降低了信噪比。设计者必须使用更复杂的电路结构（如自举开关）保证开关的导通性能。

泄漏电流增大。先进工艺中MOS管亚阈值泄漏电流显著增加，存储在电容上的电荷会更快泄漏，限制了低频应用中的保持时间。

MIM电容密度更高，但单位电容的匹配精度可能下降。需要更多校准技术补偿工艺偏差。

10.1.31 数字辅助技术

数字校准可以补偿模拟电路的缺陷，降低对模拟精度的要求。

SAR ADC中的电容失配可以通过数字校准补偿。后台校准中，数字逻辑监测ADC的输出码，估计电容失配，修正输出。这种方法可以将有效位数提高2-3位，不需要增大电容面积。

预测性开关（predictive switching）技术通过预测下一时刻的输入信号，提前设置开关状态，减少建立时间，提高转换速度。

10.1.32 新兴应用

物联网（IoT）设备中，超低功耗的开关电容电路用于传感器接口和能量采集系统。生物医疗电子中，开关电容电路用于神经信号记录和刺激系统。

量子计算领域，开关电容电路用于量子比特的控制和读出。这些应用要求噪声低于1μV，精度达到16位以上，促使开关电容电路采用新的噪声抑制技术。

10.1.33 本章小结

开关电容电路利用电容的电荷转移模拟电阻的行为，将信号处理的精度从电阻匹配（1%量级）提升到电容匹配（0.1%量级）。

本章的核心内容包括：

• 开关电容等效电阻的概念：\(R_{eq} = 1/(Cf_{clk})\)
• 开关电容滤波器的工作原理和设计方法
• 开关电容放大器和比较器的结构与设计
• 非理想因素（电荷注入、时钟馈通、有限增益等）的分析和消除
• 设计流程和仿真技巧
• 在数据转换器、通信系统和电源管理中的应用

开关电容电路的设计需要在精度与速度、功耗与面积之间权衡。设计时应根据应用需求优先考虑精度或速度。例如，高精度传感器接口优先保证电容匹配和噪声性能，高速通信芯片则优先保证建立时间和时钟设计。

下一章讨论滤波器设计。我们将从连续时间滤波器出发，对比开关电容滤波器和连续时间滤波器的优劣，讨论如何根据应用需求选择合适的滤波器类型。