第13章功率放大器

第13章功率放大器

功率放大器位于信号链末端，把小信号放大到足以驱动负载。它是模拟IC设计中最考验功力的环节之一。小信号放大器关心增益、带宽和噪声，功率放大器则要同时面对输出功率、效率、线性度与热耗散四个指标，且彼此牵制。手机射频前端的PA要在30dBm（1W）量级输出下保持足够线性度，同时效率尽可能高以延长电池寿命；音频功放驱动8Ω扬声器需要几瓦到几十瓦功率，失真却要低于0.01%。这些需求促使设计者采用不同拓扑，从A类到E类各有取舍。

本章先建立功率放大器的基本度量框架，再逐一分析各类拓扑的效率上限、线性度特性和适用场景，随后讨论设计方法，最后介绍CMOS工艺中功率放大器设计的特殊问题。

13.1.1 功率放大器的基本问题

13.1.2 与小信号放大器的本质区别

小信号放大器处理毫伏到毫瓦量级的信号，设计者关注电压增益、带宽、噪声系数。功率放大器的输出功率从毫瓦（耳机驱动）到瓦级（基站PA），甚至百瓦级（广播发射机）。在这个功率水平上，几个以前可以忽略的问题变得致命。

首先是效率。输出1W的A类功放，效率只有25%时，电源要提供4W功率，其余3W变成热量。在手机里，3W热量足以让芯片温度升到危险水平。散热问题直接决定封装选择和系统成本。

其次是大信号非线性。小信号分析把晶体管当作线性器件，用跨导$g_m$和输出电阻$r_o$描述。功率放大器工作在大摆幅状态，晶体管会进入饱和区、截止区，甚至逼近击穿区。此时谐波失真、交越失真、压缩效应成为主要矛盾。

第三是阻抗匹配。功率传输需要源阻抗与负载阻抗共轭匹配，而射频频率下匹配网络本身就会消耗功率、引入损耗。小信号放大器可以容忍一定失配，功率放大器不行——失配不仅降低输出功率，还可能因反射功率过大损坏晶体管。

13.1.3 功率、效率与线性度的定义

先建立统一的度量框架。

输出功率$P_$定义为负载上消耗的平均功率。对于正弦输出电压$v_o(t) = V_p \sin(\omega t)$加在负载$R_L$上：

\[ P_{out} = \frac{V_p^2}{2R_L} \]

电源功率$P_$是直流电源提供的总功率。效率$\eta$是两者之比：

\[ \eta = \frac{P_{out}}{P_{DC}} \]

这个定义称为漏极效率（drain efficiency），在射频PA设计中常用。但漏极效率没有考虑输入驱动功率。当增益较低时，输入功率不可忽略，此时用功率附加效率（PAE）更准确：

\[ PAE = \frac{P_{out} - P_{in}}{P_{DC}} \]

其中$P_$是输入驱动功率。PAE反映放大器将直流功率转换为射频功率的真实能力。毫米波频段增益可能低至10dB以下，PAE与漏极效率的差异变得显著。

线性度描述输出信号对输入信号的保真程度。常用指标包括1dB压缩点$P_{1dB}$、三阶交调点$IIP_3$/$OIP_3$和谐波失真。对于调制信号，还关心EVM（误差矢量幅度）和ACPR（邻道功率比）。

设计者必须在一开始就明确目标：追求最高效率（如手机PA），还是最低失真（如Hi-Fi音频功放），还是在两者之间取折中。目标不同，拓扑选择完全不同。

13.1.4 功率放大器分类

功率放大器按晶体管导通角分类。导通角$\theta$指一个信号周期内晶体管处于导通状态的角度。这个参数决定了效率的理论上限和线性度的基本水平。

13.1.5 A类功率放大器

A类功放的晶体管在整个信号周期内都导通，导通角$\theta = 360°$。晶体管始终工作在有源区，静态电流$I_Q$大于信号电流的峰值。

以共射极A类功放为例，设电源电压$V_$，静态电流$I_Q$，负载$R_L$。输出正弦电压峰值$V_p$，则：

输出功率：

\[ P_{out} = \frac{V_p^2}{2R_L} \]

电源功率：

\[ P_{DC} = V_{CC} I_Q \]

效率：

\[ \eta = \frac{V_p^2}{2R_L V_{CC} I_Q} \]

最大输出摆幅受限于$V_p \leq V_$（忽略饱和压降）和$I_Q \geq V_p/R_L$（保证晶体管不截止）。取$V_p = V_$且$I_Q = V_/R_L$，得到最大效率：

\[ \eta_{max} = \frac{V_{CC}^2 / (2R_L)}{V_{CC} \cdot V_{CC}/R_L} = 25\% \]

如果采用电感负载或电流源负载，摆幅可以翻倍，效率上限提高到50%。即便如此，A类功放的效率仍然很低。输出1W时，最理想情况也要消耗2W电源功率，实际电路通常只有10%~20%的效率。

A类功放的优点在于线性度。晶体管始终导通，没有截止带来的非线性，失真主要来自跨导的非线性。在音频领域，A类功放被视为高保真的代名词——效率低，但声音品质确实无可挑剔。

13.1.6 B类与AB类功率放大器

B类功放的晶体管导通角$\theta = 180°$。单个晶体管只放大半个周期，需要两个互补晶体管分别处理正负半周，构成推挽结构。

B类推挽功放的效率分析如下。设输出正弦电压峰值$V_p$，负载$R_L$。每个电源只在一半周期内提供电流，平均电流为$I_ = V_p / (\pi R_L)$（正弦半波的平均值）。双电源供电时：

\[ P_{DC} = 2 V_{CC} \cdot \frac{V_p}{\pi R_L} \]

输出功率：

\[ P_{out} = \frac{V_p^2}{2R_L} \]

效率：

\[ \eta = \frac{V_p^2 / (2R_L)}{2 V_{CC} V_p / (\pi R_L)} = \frac{\pi V_p}{4 V_{CC}} \]

当$V_p = V_$时达到最大效率$\eta_ = \pi/4 \approx 78.5%$。

78.5%的效率上限比A类高出许多，但B类有一个严重问题：交越失真。在输入信号过零附近，两个晶体管都处于截止状态，输出出现一段死区，波形产生台阶状失真。

AB类功放将静态工作点设置在略微导通的状态，导通角$180° < \theta < 360°$，两个晶体管在过零附近同时导通，消除了交越失真，效率略低于B类但远高于A类。实际音频功放绝大多数采用AB类。

消除交越失真的另一种方法是用运放反馈。如第7章所述，深负反馈可以将死区压缩到$V_/A$量级，其中$A$是运放开环增益。当$A = 10^5$、$V_ = 0.7V$时，死区被压缩到7μV以下，工程上已经可以忽略。

13.1.7 C类功率放大器

C类功放的导通角$\theta < 180°$。晶体管只在信号峰值附近的一小段内导通，效率可以超过80%。但导通角越小，输出波形中的谐波成分越大。C类功放不能直接放大线性信号，必须依靠输出端的谐振回路滤除谐波，提取基波分量。

C类功放适用于恒包络调制信号，如FSK、GMSK。这些信号的幅度不携带信息，非线性放大不会破坏信号质量。GSM手机的PA就采用C类或接近C类的工作状态。

C类功放的效率分析需要引入导通角$\theta$。设晶体管导通期间的集电极电流为余弦脉冲，其峰值$I_$，导通角$\theta$。基波分量幅度：

\[ I_1 = I_{max} \cdot \frac{\theta - \sin\theta \cos\theta}{\pi(1 - \cos(\theta/2))} \]

直流分量：

\[ I_0 = I_{max} \cdot \frac{\sin(\theta/2) - (\theta/2)\cos(\theta/2)}{\pi(1 - \cos(\theta/2))} \]

效率：

\[ \eta = \frac{I_1^2 R_L / 2}{V_{CC} I_0} \]

当$\theta \to 0$时，效率趋近于100%，但输出功率也趋近于0。实际设计中$\theta$通常在$120°$到$180°$之间，效率在60%~80%范围。

13.1.8 D类功率放大器

D类功放改变了工作方式。晶体管不再工作在线性区，而是作为开关使用，在饱和导通和完全截止之间切换。输出级产生方波，经过低通滤波器恢复出放大的正弦信号。

D类功放的效率理论上可以接近100%。实际中受限于开关损耗、导通电阻和滤波器的寄生损耗，高效率D类功放可以达到85%~90%的效率，比AB类的50%~60%高出很多。

D类功放的关键在于开关频率的选择。开关频率必须远高于信号频率，通常取信号频率的10倍以上。音频D类功放的开关频率在200kHz~1MHz，射频D类功放的开关频率则可能达到GHz量级。

D类功放的失真来源包括：开关死区时间（两个开关管同时关断的间隔）、电源电压波动、滤波器的非线性。现代D类功放采用反馈环路来抑制这些失真源。

13.1.9 E类功率放大器

E类功放是射频领域的效率冠军。它利用开关管输出端的谐振网络整形电压和电流波形，使得开关管在导通和关断瞬间的电压-电流乘积为零——实现零电压开关（ZVS）和零电流开关（ZCS）。

E类功放的典型电路包含一个开关管、一个串联电感$L$、一个并联电容$C_p$和一个串联谐振回路$L_0C_0$。设计得当的情况下，开关管漏极电压在导通时刻为零且斜率为零，开关损耗理论上为零。

E类功放的理论效率为100%，实际可以达到80%以上。但E类功放对元件参数极其敏感，失配会导致开关损耗急剧增加。E类功放只适用于恒包络信号，且带宽较窄。

13.1.10 各类功放性能对比

下表汇总了各类功放的典型性能：

类别	导通角	理论最大效率	典型效率	线性度	典型应用
A	360°	50%（电感负载）	10%~25%	极好	Hi-Fi音频、高线性射频驱动级
AB	180°~360°	78.5%	50%~65%	好	音频功放、手机PA
B	180°	78.5%	60%~70%	差（交越失真）	较少单独使用
C	<180°	>80%	65%~80%	差（仅恒包络）	GSM PA、无线发射机
D	开关	100%	85%~90%	中（需反馈）	音频D类、电源转换
E	开关	100%	75%~85%	差（仅恒包络）	射频发射机

选择功放类别时，设计者需要回答三个问题：信号是否恒包络？带宽要求多宽？效率与线性度哪个优先？答案决定了拓扑方向。

13.1.11 功率放大器的效率与线性度权衡

13.1.12 效率的物理极限

各类功放的效率上限由晶体管工作状态和信号波形共同决定。A类功放的效率上限50%（电感负载）来自这样一个事实：晶体管在静态时也在消耗功率，而这个静态功耗与信号幅度无关。B类功放的效率上限78.5%则源于正弦半波的波形因子。

效率不是越高越好的单一指标，它和线性度、带宽、成本紧密耦合。追求高效率意味着让晶体管更接近开关状态，而这必然牺牲线性度。

13.1.13 线性化技术

LTE和Wi-Fi系统采用OFDM调制，信号同时携带幅度和相位信息，对PA的线性度要求很高。而高效率的PA（C类、D类、E类）本质上都是非线性的。解决这个矛盾有两条路径：一是用线性化技术修正非线性PA的输出，二是用功率回退让线性PA工作在低效率区域。

功率回退是最简单的方法。将PA的输入功率降低，使其远离压缩区，工作在近似线性的区域。但回退意味着输出功率降低，效率也按比例下降。一个$P_{1dB}$为30dBm的PA，如果要求IM3低于-30dBc，可能需要回退6~10dB，效率从50%降到20%以下。

包络跟踪（Envelope Tracking, ET）技术根据输入信号的包络实时调整PA的电源电压。信号幅度小时，电源电压降低，PA的效率得以保持。ET技术可以在保持线性度的同时将效率提升10~15个百分点，现代4G/5G手机PA广泛采用。

数字预失真（Digital Pre-Distortion, DPD）在基带对输入信号进行反向畸变，抵消PA的非线性。DPD需要精确的PA模型和高速DAC，通常用于基站等对功耗和成本不那么敏感的场景。

13.1.14 负载调制技术

Doherty功放是另一种提高回退效率的方案。它由主放大器（载波放大器）和辅助放大器（峰值放大器）并联组成。低功率时只有主放大器工作，高功率时辅助放大器也开启，通过负载调制使主放大器始终工作在接近饱和的效率点。

Doherty功放的效率曲线在6dB回退处仍然保持较高水平，适合高峰均比（PAPR）的调制信号。现代基站PA几乎都采用Doherty架构。

13.1.15 功率放大器的设计方法

13.1.16 设计流程概述

功率放大器的设计流程可以概括为以下步骤：

flowchart TD
    A[规格定义] --> B[选择拓扑]
    B --> C[晶体管选型/尺寸确定]
    C --> D[偏置电路设计]
    D --> E[匹配网络设计]
    E --> F[仿真验证]
    F --> G{满足指标?}
    G -->|否| B
    G -->|是| H[版图设计]
    H --> I[后仿真]
    I --> J[流片与测试]

第一步是明确规格：输出功率、工作频率、带宽、增益、效率、线性度、电源电压。这些参数互相制约。提高输出功率需要更大的晶体管，但更大的晶体管意味着更低的增益和更差的效率。

13.1.17 晶体管尺寸与偏置

功率晶体管的选择需要考虑击穿电压、最大电流、$f_T$和$f_$。CMOS工艺中，晶体管的击穿电压随沟道长度缩短而降低。28nm工艺的薄栅氧晶体管击穿电压只有约1.8V，而功率放大器需要承受几伏到十几伏的电压摆幅。功率放大器通常使用厚栅氧器件（I/O器件），或者采用级联（cascode）结构来分担电压应力。

晶体管宽度$W$的选择取决于输出功率和负载阻抗。在50Ω系统中，输出1W功率需要$V_p = \sqrt{2P_R_L} = 10V$的电压摆幅。如果电源电压为3.3V，就需要阻抗变换网络将50Ω变换到更低的等效负载。

偏置点的选择决定了功放的工作类别。A类功放的偏置电流约为输出峰值电流的一半；AB类功放的偏置电流为峰值电流的5%~15%；B类功放的偏置电流接近零。

13.1.18 匹配网络设计

匹配网络将负载阻抗变换为晶体管所需的最优阻抗。射频功放中，这个最优阻抗由负载牵引（Load-Pull）确定——通过扫描负载阻抗找到效率、输出功率和线性度的最佳折中。

匹配网络的形式从简单的L型、π型到复杂的多节匹配网络。设计时需要考虑：

插入损耗：每个元件都会消耗功率，高Q值电感损耗小但占用面积大
带宽：匹配网络的Q值决定了带宽，Q值越高带宽越窄
谐波抑制：匹配网络同时承担滤除谐波的任务

CMOS工艺中，片上电感的Q值通常在10~20之间，限制了匹配网络的效率。需要极低损耗的场合，可能需要外部匹配元件。

13.1.19 散热与可靠性

功率放大器的热设计不可忽视。效率50%、输出1W的PA，自身耗散1W功率。芯片面积只有几平方毫米时，这1W热量会导致结温显著升高。

热阻模型：$T_j = T_a + \theta_{ja} \cdot P_{diss}$。SOT-23封装的$\theta_$约为200°C/W；带散热焊盘的QFN封装可以降到30°C/W。设计者必须确保最坏情况下结温低于可靠性限值（通常125°C~150°C）。

电迁移（Electromigration）是另一个可靠性问题。金属互连线在高温高电流密度下会发生原子迁移，导致断路。功率放大器的输出走线需要足够的宽度来承载大电流。0.18μm工艺中，顶层金属的电流密度限制约为1_{2mA/μm，1A的峰值电流需要500}1000μm宽的走线。

13.1.20 音频功率放大器设计实例

13.1.21 规格与拓扑选择

考虑一个典型的音频功放设计：驱动8Ω扬声器，输出功率2W，电源电压±12V，总谐波失真（THD）小于0.1%。

输出2W到8Ω负载需要$V_p = \sqrt{2 \times 2 \times 8} = 5.66V$的电压摆幅。±12V电源完全足够。A类功放可以满足THD要求，但效率太低——输出2W时电源消耗约8W，发热严重。AB类推挽功放是更实际的选择，理论效率可达78.5%，实际约60%。

13.1.22 输出级设计

AB类输出级采用互补对称结构：NPN管负责正半周，PNP管负责负半周。偏置电路用两个二极管（或二极管连接的晶体管）产生约1.4V的偏置电压，使两个输出管在静态时微导通。

静态电流$I_Q$的选择需要在交越失真和功耗之间权衡。$I_Q$越大，交越失真越小，但静态功耗越大。对于2W输出，$I_Q$取20~50mA是合理的。

输出管的散热需要仔细考虑。最坏情况下（输出峰值附近），单个晶体管耗散功率约为$P_ = V_ \cdot I_C$。在±12V电源、8Ω负载下，峰值电流$I_p = 5.66/8 = 0.71A$，此时$V_ = 12 - 5.66 = 6.34V$，瞬时功耗约4.5W。平均功耗约为最大功耗的1/3_1/2，即1.52.3W。

13.1.23 驱动级与反馈

输出级的电压增益略小于1（射极跟随器结构），需要前置驱动级提供电压增益。典型的音频功放采用三级结构：输入差分对、电压放大级（VAS）、输出级。

反馈从输出端取样，送回输入差分对的反相端。反馈深度决定了失真抑制能力和输出阻抗。20dB的反馈量可以将开环失真从1%降低到0.01%。

13.1.24 保护电路

音频功放需要过流保护和过热保护。过流保护通过检测输出管发射极电阻上的压降实现，电流超过阈值时限制驱动电流。过热保护用片上温度传感器，温度超过设定值时降低增益或关断输出。

13.1.25 射频功率放大器设计实例

13.1.26 手机PA的挑战

手机PA是射频功率放大器最典型的应用场景。以2.4GHz Wi-Fi PA为例，输出功率要求+20dBm（100mW），电源电压3.3V，效率要求PAE > 30%，同时要满足802.11n OFDM信号的线性度要求（EVM < -28dB）。

OFDM信号的峰均比（PAPR）约为10_{12dB，这意味着PA必须工作在比平均功率低10dB以上的回退点。如果PA的$P_{1dB}$为+20dBm，平均输出功率只有+8}10dBm，效率大打折扣。

13.1.27 拓扑选择与偏置

对于Wi-Fi PA，AB类是最常用的拓扑。AB类在效率和线性度之间取得了较好的平衡，配合包络跟踪技术可以进一步提升效率。

CMOS工艺中，功率晶体管通常采用厚栅氧器件。65nm工艺的厚栅氧器件击穿电压约2.5V，在3.3V电源下需要用cascode结构。共源共栅结构将电压应力分配到两个晶体管上，每个管子承受约1.65V的漏源电压，低于击穿电压。

13.1.28 匹配网络与负载牵引

CMOS PA的输出匹配网络通常采用片上变压器或电感-电容网络。变压器可以实现差分-单端转换（balun），同时提供阻抗变换。

负载牵引仿真在Cadence ADE或Keysight ADS中进行。扫描负载阻抗的实部和虚部，绘制等功率线和等效率线。最佳负载阻抗通常在效率等高线和功率等高线的交点附近。

对于+20dBm输出、3.3V电源，晶体管漏极电压摆幅约$2 \times (3.3 - V_)$，$V_$约为0.5V，有效摆幅约5.6V。所需最优负载阻抗：

\[ R_{opt} = \frac{V_p^2}{2P_{out}} = \frac{(5.6/\sqrt{2})^2}{0.1} \approx 78\Omega \]

如果直接接50Ω负载，失配反射系数约0.22，VSWR约1.56，尚可接受。但通常还是需要匹配网络将50Ω变换到最优阻抗。

13.1.29 版图设计要点

射频PA的版图设计比小信号电路更严格。大电流走线需要足够的宽度和金属层数，接地必须低阻抗，输入输出之间需要隔离以防止反馈。

一个常见的问题是电源走线的寄生电感。在2.4GHz，1nH电感的阻抗约15Ω，电源电流的开关会产生显著的电压纹波。解决方法是使用多个电源焊盘并联，并在靠近晶体管处放置去耦电容。

13.1.30 CMOS功率放大器的特殊问题

13.1.31 低击穿电压的挑战

CMOS晶体管的击穿电压随着工艺节点缩小而降低。28nm工艺的薄栅氧器件击穿电压约1.1V，厚栅氧器件约1.8V。相比之下，GaAs HBT的击穿电压可以达到10V以上，LDMOS甚至超过30V。

低击穿电压限制了CMOS PA的输出电压摆幅，进而限制了输出功率。要提高输出功率，只能降低负载阻抗。在50Ω系统中，这意味着需要更大的阻抗变换比，匹配网络的损耗也随之增加。

级联结构是应对低击穿电压的常用方法。将两个晶体管串联，电压应力分摊到两个器件上。共源共栅结构还可以减小米勒效应，提高增益。

13.1.32 衬底损耗与寄生效应

CMOS工艺的衬底是低阻硅（约10Ω·cm），射频信号在衬底中会产生涡流损耗。片上电感的Q值因此受限，通常只有10~20，而GaAs工艺的电感Q值可以做到30以上。

衬底耦合是另一个问题。PA的大信号摆幅会通过衬底耦合到同一芯片上的其他电路，引起干扰。在混合信号芯片中，PA必须与其他敏感电路（如PLL、LNA）保持足够距离，并采用保护环隔离。

13.1.33 热效应与电迁移

CMOS PA的功率密度很高。输出+30dBm的PA，芯片面积可能只有1~2mm²，热流密度达到1W/mm²以上。局部热点会导致晶体管性能漂移，甚至烧毁。

版图设计时需要注意热对称性。多个并联的晶体管单元应该均匀分布，避免某个单元过热。电源走线要宽到足以承载峰值电流，并留有裕量应对电迁移。

13.1.34 仿真与验证

13.1.35 大信号仿真

功率放大器的仿真需要大信号模型。SPICE的瞬态分析可以捕捉非线性效应，但对于射频PA，瞬态分析需要仿真数百个周期才能达到稳态，计算量很大。

谐波平衡（Harmonic Balance, HB）仿真是射频PA的标准分析工具。它将信号分解为基波和谐波的叠加，在频域求解稳态响应。HB仿真可以快速得到输出功率、效率、谐波失真等指标。

Cadence ADE中的Periodic Steady-State（PSS）分析就是谐波平衡的一种实现。配合Periodic AC（PAC）分析和Periodic Noise（Pnoise）分析，可以得到PA的增益、噪声和失真特性。

13.1.36 负载牵引仿真

负载牵引仿真在ADS或Cadence中都可以实现。原理是在PA输出端扫描负载阻抗，记录每个阻抗点对应的输出功率和效率，绘制等高线图。

负载牵引仿真需要数百次谐波平衡仿真，计算量较大。实际中通常先做粗略扫描（如9×9网格），找到最优区域后再精细扫描。

13.1.37 记忆效应与包络仿真

现代通信信号带宽很宽（Wi-Fi 6为160MHz），PA的记忆效应变得显著。记忆效应是指PA的输出不仅取决于当前输入，还与过去的输入有关，源于热效应和偏置电路的有限带宽。

包络仿真（Envelope Simulation）是分析记忆效应的有效工具。它将信号分解为慢变的包络和快变的载波，分别用瞬态和谐波平衡处理。包络仿真可以预测PA对调制信号的EVM和ACPR。

13.1.38 设计实例：2.4GHz CMOS AB类功率放大器

下面通过一个完整的实例说明CMOS PA的设计过程。设计目标：2.4GHz，输出功率+20dBm，PAE > 30%，电源电压3.3V，采用65nm CMOS工艺。

13.1.39 晶体管尺寸确定

首先确定输出级晶体管的尺寸。目标输出功率$P_ = 100mW$，电源电压$V_ = 3.3V$。采用cascode结构，每个晶体管承受约1.65V电压。

设漏极电压摆幅$V_p = 2 \times (V_ - V_) = 2 \times (3.3 - 0.5) = 5.6V$。最优负载阻抗：

\[ R_{opt} = \frac{V_p^2}{2P_{out}} = \frac{5.6^2}{0.2} = 157\Omega \]

峰值电流：

\[ I_p = \frac{V_p}{R_{opt}} = \frac{5.6}{157} = 36mA \]

考虑AB类工作，静态电流取峰值电流的10%，即约4mA。

晶体管宽度估算：65nm工艺中，厚栅氧NMOS在$V_ = 0.3V$时的跨导约$g_m = 2I_D/V_$。要承载36mA峰值电流，晶体管宽度至少需要$W = I_ / (I_{max,per_um})$。65nm工艺的电流密度约0.5mA/μm，因此$W \approx 72\mu m$。实际取$W = 80\mu m$，分为4指，每指20μm。

13.1.40 匹配网络设计

输出匹配网络将50Ω负载变换到157Ω。采用L型匹配网络，并联电容$C_p$和串联电感$L_s$：

\[ Q = \sqrt{\frac{R_{opt}}{R_L} - 1} = \sqrt{\frac{157}{50} - 1} = 1.46 \]

\[ C_p = \frac{Q}{\omega R_{opt}} = \frac{1.46}{2\pi \times 2.4 \times 10^9 \times 157} \approx 0.62pF \]

\[ L_s = \frac{Q R_L}{\omega} = \frac{1.46 \times 50}{2\pi \times 2.4 \times 10^9} \approx 4.8nH \]

片上电感的Q值约15，串联损耗约0.3dB，可接受。

输入匹配网络类似，但目标是功率增益最大化而非功率传输最大化。输入阻抗需要共轭匹配到50Ω。

13.1.41 仿真验证

在Cadence ADE中进行PSS仿真，设置输入功率从-10dBm扫描到+10dBm。观察输出功率、PAE和增益。

预期结果：$P_{1dB}$约+21dBm，PAE在$P_{1dB}$附近达到峰值约35%，小信号增益约15dB。

如果PAE不达标，可能需要调整静态电流或匹配网络。降低静态电流可以提高效率，但会恶化线性度。这是一个典型的权衡。

13.1.42 版图实现

版图布局遵循以下原则：

输出级晶体管靠近输出焊盘，减少走线电阻
电源走线宽度至少40μm，多层并联
输入输出之间用地环隔离
匹配电感远离敏感电路，防止磁场耦合

后仿真需要提取寄生参数。在2.4GHz，0.1pF的寄生电容就会显著改变匹配网络的谐振频率。设计者需要预留调谐余地，或者采用可调电容进行后校准。

13.1.43 前沿方向

13.1.44 包络跟踪与Doherty

包络跟踪（ET）和Doherty是两种提高回退效率的主流技术。ET通过动态调整电源电压来跟踪信号包络，Doherty通过负载调制让主放大器始终工作在饱和点附近。两种技术可以结合使用，进一步拓展高效率区间。

手机PA中，ET技术已经量产。典型方案是使用一个高效率的DC-DC转换器（通常为D类）来产生跟随包络的电源电压。DC-DC的开关频率需要远高于包络带宽（20~40MHz），这对电源转换器的设计提出了很高要求。

13.1.45 毫米波功率放大器

5G毫米波频段（28GHz、39GHz）的PA设计面临新的挑战。晶体管在毫米波频段的增益大幅下降，$f_$成为关键指标。65nm CMOS的$f_$约200GHz，在28GHz频段仍有约10dB的可用增益。

毫米波PA的匹配网络必须考虑寄生效应。传输线的特性阻抗、拐角的不连续性、通孔的寄生电感都会影响性能。电磁仿真（如HFSS）成为毫米波PA设计的必备工具。

13.1.46 数字辅助PA

数字辅助PA将部分功能从模拟域转移到数字域。例如，使用DPD补偿PA的非线性，使用数字预编码优化多天线系统的PA效率。

在先进工艺节点，数字电路的成本和功耗不断降低，数字辅助PA的吸引力越来越大。但PA本身仍然需要模拟设计——数字电路可以修正非理想性，但无法替代功率晶体管本身。

13.1.47 本章小结

功率放大器设计是模拟IC设计中最接近艺术的领域。它不像运放设计那样有清晰的设计流程和成熟的设计方法，而是充满了权衡和折中：

A类功放线性度最好但效率最低，适合高保真音频
B类和AB类功放效率显著提升，AB类通过偏置消除交越失真，是音频和射频PA的主流
C类和E类功放效率极高但仅适用于恒包络信号
D类功放以开关方式工作，在音频和电源领域效率优势明显
效率与线性度的矛盾是PA设计的核心问题，包络跟踪、Doherty、DPD等技术从不同角度缓解这个矛盾
CMOS工艺的低击穿电压和衬底损耗给PA设计带来额外挑战，级联结构和片上匹配网络是常用应对手段
仿真验证从谐波平衡到负载牵引再到包络仿真，每个工具解决一个特定的设计问题

功率放大器的性能最终由散热和可靠性决定。一个在仿真中效率完美的PA，如果热设计不当，可能在测试中因过热而性能退化甚至烧毁。建议读者在完成本章学习后，选择一个具体的设计目标（例如2.4GHz Wi-Fi PA或8Ω负载音频功放），从规格定义到版图实现走完整个流程。这个过程中你会体会到，拓扑选择、晶体管尺寸、偏置点、匹配网络——每一个决定都在效率、线性度、成本和可靠性之间做权衡。这些判断力只能通过实际项目积累，书本只能提供框架和起点。